CN205195679U - 一种硬件复位电路及电子产品 - Google Patents

Abstract

本实用新型公开了一种硬件复位电路及电子设备，复位电路包括直流电源、复位开关、静电防护电路、充电电阻、充电电容和开关管，直流电源通过复位开关连接充电电阻的一端，充电电阻的另一端通过充电电容接地；复位开关与充电电阻的连接节点通过静电防护电路接地；充电电容与充电电阻的连接节点与开关管的控制端连接，开关管的开关通路一端接地，开关管的开关通路的另一端通过限流电阻连接直流电源，开关管的开关通路的另一端连接主控芯片的复位引脚。本实用新型的硬件复位电路电路控制方式简单，便于使用，稳定性高，结构简单，易于实现，成本较低。将所述的硬件复位电路应用在电子产品中，实现了主控芯片的复位，使电子产品得以正常使用。

Description

一种硬件复位电路及电子产品

技术领域

本实用新型属于硬件电路技术领域，具体地说，是涉及一种硬件复位电路以及采用所述硬件复位电路设计的电子产品。

背景技术

目前的电子产品，其内部的主控芯片在运行时经常发生程序跑飞现象，造成电子产品死机，影响电子产品的正常使用，因此在电子产品中通常会设计有硬件复位电路，使主控芯片重启。但是目前电子产品中的硬件复位电路结构比较复杂，成本较高。

发明内容

本实用新型提供了一种硬件复位电路，结构简单、成本较低。

为解决上述技术问题，本实用新型采用以下技术方案予以实现：

一种硬件复位电路，包括直流电源、复位开关、静电防护电路、充电电阻、充电电容和开关管，所述直流电源通过所述复位开关连接所述充电电阻的一端，所述充电电阻的另一端通过所述充电电容接地；所述复位开关与所述充电电阻的连接节点通过所述静电防护电路接地；所述充电电容与充电电阻的连接节点与所述开关管的控制端连接，所述开关管的开关通路一端接地，所述开关管的开关通路的另一端通过限流电阻连接所述直流电源，所述开关管的开关通路的另一端连接主控芯片的复位引脚。

进一步的，所述开关管为NMOS管，所述NMOS管的栅极连接所述充电电容与充电电阻的连接节点，所述NMOS管的源极接地，所述NMOS管的漏极通过所述限流电阻连接所述直流电源，所述NMOS管的漏极连接所述主控芯片的复位引脚。

又进一步的，所述开关管为NPN三极管，所述NPN三极管的基极连接所述充电电容与充电电阻的连接节点，所述NPN三极管的发射极接地，所述NPN三极管的集电极通过所述限流电阻连接所述直流电源，所述NPN三极管的集电极连接所述主控芯片的复位引脚。

再进一步的，所述静电防护电路包括ESD管。

更进一步的，所述硬件复位电路还包括放电电路，所述充电电容与充电电阻的连接节点通过所述放电电路接地。

优选的，所述放电电路包括二极管和放电电阻，所述二极管的阳极连接所述充电电容与充电电阻的连接节点，所述二极管的阴极连接所述放电电阻的一端，所述放电电阻的另一端接地。

进一步的，所述二极管为锗二极管。

又进一步的，所述硬件复位电路还包括滤波电容，所述直流电源通过所述滤波电容接地。

更进一步的，所述直流电源的电压值为4V。

基于上述硬件复位电路的结构设计，本实用新型还提出了一种采用所述硬件复位电路设计的电子产品，包括主控芯片和所述的硬件复位电路，所述硬件复位电路包括直流电源、复位开关、静电防护电路、充电电阻、充电电容和开关管，所述直流电源通过所述复位开关连接所述充电电阻的一端，所述充电电阻的另一端通过所述充电电容接地；所述复位开关与所述充电电阻的连接节点通过所述静电防护电路接地；所述充电电容与充电电阻的连接节点与所述开关管的控制端连接，所述开关管的开关通路一端接地，所述开关管的开关通路的另一端通过限流电阻连接所述直流电源，所述开关管的开关通路的另一端连接主控芯片的复位引脚。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型的硬件复位电路通过充电电阻为充电电容充电，通过充电电容两端的电压控制开关管的通断，从而控制复位信号的电平高低，进而控制主控芯片的复位与否，控制方式比较简单，便于使用；通过设置静电防护电路，避免电路中的电子器件因静电受损，提高了整个电路的稳定性，延长了电子器件的使用寿命，降低了维修成本；而且整个电路结构比较简单，易于实现，成本较低，降低了复位电路的成本。将所述的硬件复位电路应用在电子产品中，不仅实现了主控芯片的复位，使电子产品得以正常使用；而且由于硬件复位电路中设置有静电防护电路，稳定性高，进而提高了整个电子产品的稳定性；同时，硬件复位电路结构简单、成本较低，降低了电子产品的成本，提高了电子产品的竞争力。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

图1是本实用新型所提出的硬件复位电路的一个电路原理图；

图2是本实用新型所提出的硬件复位电路的另一个电路原理图；

图3是本实用新型所提出的硬件复位电路的又一个电路原理图。

具体实施方式

下面结合附图对本实用新型的具体实施方式作进一步详细地说明。

实施例一、本实施例的硬件复位电路主要包括直流电源PWR、复位开关U1、静电防护电路、充电电容C2、充电电阻R3和开关管Q1等，参见图1所示，直流电源PWR通过复位开关U1连接充电电阻R3的一端，充电电阻R3的另一端连接充电电容C2的一端，充电电容C2的另一端接地，复位开关U1与充电电阻R3的连接节点通过静电防护电路接地；充电电容C2与充电电阻R3的连接节点与开关管Q1的控制端连接，开关管Q1的开关通路的一端接地，开关管Q1的开关通路的另一端通过限流电阻R4连接直流电源PWR，开关管Q1的开关通路的另一端连接主控芯片的复位引脚，向主控芯片的复位引脚发送复位信号。

复位开关U1处于断开状态时，开关管Q1的控制端为低电平，开关管Q1关断，由于直流电源PWR的作用，开关管Q1的开关通路的另一端为高电平，此时主控芯片的复位引脚为高电平，主控芯片正常工作（不复位）。

复位开关U1处于闭合状态时，直流电源PWR通过充电电阻R3给充电电容C2充电，充电电容C2两端的电压逐渐升高，当满足开关管Q1的导通条件时，开关管Q1导通，直流电源PWR提供的电流通过限流电阻R4、开关管Q1的开关通路流入地，开关管Q1的开关通路的另一端被拉为低电平，向主控芯片的复位引脚发送低电平的复位信号，复位引脚被拉为低电平，主控芯片复位。

通过调整充电电阻R3和充电电容C2的值可以灵活地调整开关管Q1的导通时间，从而调整硬件复位时间。

静电防护电路用于进行静电防护，避免复位电路中的电子器件因静电受损，提高了复位电路的稳定性，延长了电子器件的使用寿命，降低了维修成本。

在本实施例中，静电防护电路优选为ESD管，即一个阳极对接、反向串联的双二极管器件，结构简单、便于实现、成本较低。当然，静电防护电路也可以选择其他元器件搭建，并不限于上述举例。

为了滤除高频杂波，在硬件复位电路中还设置有滤波电容C1，直流电源PWR通过滤波电容C1接地，从而滤除直流电源输出的高频杂波，避免损坏复位电路中的其他元器件。

本实施例的硬件复位电路通过充电电阻R3为充电电容C2充电，通过充电电容C2两端的电压控制开关管Q1的通断，从而控制复位信号的电平高低，进而控制主控芯片的复位与否，控制方式比较简单，便于使用；通过设置静电防护电路，避免电路中的电子器件因静电受损，提高了整个电路的稳定性，延长了电子器件的使用寿命，降低了维修成本；而且整个电路结构比较简单，易于实现，成本较低，降低了复位电路的成本。

在本实施例中，直流电源PWR的电压值优选为4V。

在硬件复位电路中还设置有放电电路，充电电容C2与充电电阻R3的连接节点通过放电电路接地。充电电容C2上的电荷通过放电电路放掉。

放电电路主要包括二极管D1和放电电阻R1，二极管D1的阳极连接充电电容C2与充电电阻R3的连接节点，二极管D1的阴极连接放电电阻R1的一端，放电电阻R1的另一端接地。

为了尽快将充电电容C2上的电荷放掉，在本实施例中，二极管D1优选为导通电压比较低（0.3V左右）的锗二极管。

在本实施例中，开关管Q1优选为NMOS管，NMOS管的栅极连接充电电容C2与充电电阻R3的连接节点，NMOS管的源极接地，NMOS管的漏极通过限流电阻R4连接直流电源PWR，NMOS管的漏极连接主控芯片的复位引脚，参见图2所示。

在本实施例中，为了使得复位时间较长，NMOS管优选阈值电压较高（如1V或1V以上）的型号。

当主控芯片不需要复位时，复位开关U1处于断开状态，NMOS管Q1的栅极电压被拉低，NMOS管Q1处于关断状态，NMOS管Q1的漏极电压为直流电源PWR的电压值，即NMOS管Q1的漏极电压为高电平，NMOS管Q1的漏极将主控芯片的复位引脚拉为高电平，主控芯片不复位。

当主控芯片需要复位时，闭合复位开关U1，直流电源PWR通过充电电阻R3给充电电容C2充电，充电电容C2两端的电压逐渐升高，即NMOS管Q1的栅极电压逐渐升高，当满足NMOS管Q1的导通条件时，NMOS管Q1导通，直流电源PWR提供的电流通过限流电阻R4、NMOS管Q1的漏极、NMOS管Q1的源极流入地，即NMOS管Q1的漏极电压被拉为低电平，NMOS管Q1的漏极向主控芯片的复位引脚发送低电平的复位信号，将复位引脚拉为低电平，主控芯片复位。复位后，断开复位开关U1，通过二极管D1、放电电阻R1将充电电容C2内的电荷放掉；随着充电电容C2两端的电压逐渐降低，NMOS管Q1的栅极电压逐渐降低，当不满足NMOS管Q1的导通条件时，NMOS管Q1关断。

本实施例的硬件复位电路通过充电电阻R3为充电电容C2充电，通过充电电容C2两端的电压控制NMOS管Q1的通断，从而控制NMOS管Q1漏极电压的电平高低，从而控制复位信号的电平高低，进而控制主控芯片的复位与否，控制方式比较简单，便于使用；而且采用NMOS管作为开关管，电路结构简单，易于实现，成本低，降低了复位电路的成本。

基于上述硬件复位电路的设计，本实施例还提出了一种电子产品，包括主控芯片和所述的硬件复位电路，主控芯片的复位引脚与所述硬件复位电路的NMOS管Q1的漏极连接，接收所述硬件复位电路发送的复位信号。

电子产品为需要进行硬件复位的电子设备，如虚拟现实头盔等。硬件复位电路的复位开关U1可以复用电子产品中的其他功能开关，通过延长复位时间（复位时间的调整通过调整充电电阻R3和充电电容C2的值来实现）避免与该功能开关的其他功能冲突，降低了元器件使用数量，降低成本。

通过在电子产品中设置所述硬件复位电路，不仅实现了主控芯片的复位，使电子产品得以正常使用；而且由于硬件复位电路中设置有静电防护电路，稳定性高，进而提高了整个电子产品的稳定性；同时，硬件复位电路结构简单、成本较低，降低了电子产品的成本，提高了电子产品的竞争力。

实施例二、本实施例的硬件复位电路与实施例一的区别之处在于开关管Q1的选择不同，在本实施例中，开关管Q1选为NPN三极管，其余电路结构与实施例一相同，具体可参照实施例一。

参见图3所示，NPN三极管的基极连接充电电容C2与充电电阻R3的连接节点，NPN三极管的发射极接地，NPN三极管的集电极通过限流电阻R4连接直流电源PWR，NPN三极管的集电极连接主控芯片的复位引脚。

当主控芯片不需要复位时，复位开关U1处于断开状态，NPN三极管Q1的基极电压被拉低，NPN三极管Q1处于关断状态，NPN三极管Q1的集电极电压为直流电源PWR的电压值，即，NPN三极管Q1的集电极电压为高电平，NPN三极管Q1的集电极将复位引脚拉为高电平，主控芯片不复位。

当主控芯片需要复位时，闭合复位开关U1，直流电源PWR通过充电电阻R3给充电电容C2充电，充电电容C2两端的电压逐渐升高，即NPN三极管Q1的基极电压逐渐升高，当满足NPN三极管Q1的导通条件时，NPN三极管Q1导通，直流电源PWR提供的电流通过限流电阻R4、NPN三极管Q1的集电极、NPN三极管Q1的发射极流入地，即NPN三极管Q1的集电极电压被拉为低电平，NPN三极管Q1的集电极向主控芯片的复位引脚发送低电平的复位信号，将复位引脚拉为低电平，主控芯片复位。复位后，断开复位开关U1，通过二极管D1、放电电阻R1将充电电容C2内的电荷放掉；随着充电电容C2两端的电压逐渐降低，NPN三极管Q1的基极电压逐渐降低，当不满足NPN三极管Q1的导通条件时，NPN三极管Q1关断。

本实施例的硬件复位电路通过充电电阻R3为充电电容C2充电，通过充电电容C2两端的电压控制NPN三极管Q1的通断，从而控制NPN三极管Q1集电极电压的电平高低，从而控制复位信号的电平高低，进而控制主控芯片的复位与否，控制方式比较简单，便于使用；而且采用NPN三极管作为开关管，电路结构简单，易于实现，成本低，降低了复位电路的成本。

基于上述硬件复位电路的设计，本实施例还提出了一种电子产品，包括主控芯片和所述的硬件复位电路，主控芯片的复位引脚与所述硬件复位电路的NPN三极管Q1的漏极连接，接收所述硬件复位电路发送的复位信号。

电子产品为需要进行硬件复位的电子设备，如虚拟现实头盔等。硬件复位电路的复位开关U1可以复用电子产品中的其他功能开关，通过延长复位时间（复位时间的调整通过调整充电电阻R3和充电电容C2的值来实现）避免与该功能开关的其他功能冲突，降低了元器件使用数量，降低成本。

通过在电子产品中设置所述硬件复位电路，不仅实现了主控芯片的复位，使电子产品得以正常使用；而且由于硬件复位电路中设置有静电防护电路，稳定性高，进而提高了整个电子产品的稳定性；同时，硬件复位电路结构简单、成本较低，降低了电子产品的成本，提高了电子产品的竞争力。

当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。

Claims (10)

1.一种硬件复位电路，其特征在于：包括直流电源、复位开关、静电防护电路、充电电阻、充电电容、开关管，

所述直流电源通过所述复位开关连接所述充电电阻的一端，所述充电电阻的另一端通过所述充电电容接地；所述复位开关与所述充电电阻的连接节点通过所述静电防护电路接地；

所述充电电容与充电电阻的连接节点与所述开关管的控制端连接，所述开关管的开关通路一端接地，所述开关管的开关通路的另一端通过限流电阻连接所述直流电源，所述开关管的开关通路的另一端连接主控芯片的复位引脚。

2.根据权利要求1所述的硬件复位电路，其特征在于：所述开关管为NMOS管，所述NMOS管的栅极连接所述充电电容与充电电阻的连接节点，所述NMOS管的源极接地，所述NMOS管的漏极通过所述限流电阻连接所述直流电源，所述NMOS管的漏极连接所述主控芯片的复位引脚。

3.根据权利要求1所述的硬件复位电路，其特征在于：所述开关管为NPN三极管，所述NPN三极管的基极连接所述充电电容与充电电阻的连接节点，所述NPN三极管的发射极接地，所述NPN三极管的集电极通过所述限流电阻连接所述直流电源，所述NPN三极管的集电极连接所述主控芯片的复位引脚。

4.根据权利要求1所述的硬件复位电路，其特征在于：所述静电防护电路包括ESD管。

5.根据权利要求1所述的硬件复位电路，其特征在于：还包括放电电路，所述充电电容与充电电阻的连接节点通过所述放电电路接地。

6.根据权利要求5所述的硬件复位电路，其特征在于：所述放电电路包括二极管和放电电阻，所述二极管的阳极连接所述充电电容与充电电阻的连接节点，所述二极管的阴极连接所述放电电阻的一端，所述放电电阻的另一端接地。

7.根据权利要求6所述的硬件复位电路，其特征在于：所述二极管为锗二极管。

8.根据权利要求1所述的硬件复位电路，其特征在于：还包括滤波电容，所述直流电源通过所述滤波电容接地。

9.根据权利要求1至8中任一项所述的硬件复位电路，其特征在于：所述直流电源的电压值为4V。

10.一种电子产品，其特征在于：包括主控芯片以及如权利要求1至9中任一项所述的硬件复位电路。