CN204883472U - 一种基于实时时钟芯片的svg系统 - Google Patents
一种基于实时时钟芯片的svg系统 Download PDFInfo
- Publication number
- CN204883472U CN204883472U CN201520321375.8U CN201520321375U CN204883472U CN 204883472 U CN204883472 U CN 204883472U CN 201520321375 U CN201520321375 U CN 201520321375U CN 204883472 U CN204883472 U CN 204883472U
- Authority
- CN
- China
- Prior art keywords
- pin
- clock chip
- chip
- control unit
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Clocks (AREA)
Abstract
本实用新型公开了一种基于实时时钟芯片的SVG系统,包括中央控制单元,所述中央控制单元通过I2C总线与时钟芯片连接。所述时钟芯片的SCL引脚和SDA引脚采用开漏结构,中央控制单元SCL引脚与时钟芯片SCL引脚的连接线连接上拉电阻R1,中央控制单元SDA引脚与时钟芯片SDA引脚的连接线连接上拉电阻R2,上拉电阻R1和上拉电阻R2连接到VDD网络,时钟芯片TEST引脚连接到双向二极管的第2引脚,双向二极管的第1引脚和第3引脚分别连接到备用电源和VDD网络上。该系统还包括连接于时钟芯片滤波电路,包括并联的电容C1和电容C2。本实用新型系统结构的易操作性,此设计有十分可观的市场前景。
Description
技术领域
本实用新型涉及外部RTC(Real-TimeClock)高效应用的领域,具体地说,本设计涉及一种基于实时时钟芯片的SVG(StaticVarGenerator)系统。
背景技术
在生产生活中许多领域都有对时间实时检测的要求。控制器多配有实时时钟,用于计算当前时间的;还有作为其他芯片的中断输入。现在大部分时钟芯片都需要外接晶振以供RTC正常工作,增加PCB板走线,精度不高,影响时钟稳定性。遇闰年需要手动调整,不智能。
发明内容
针对相关技术领域文献和以上现有技术的不足,在大量现有文献研究和长期在相关领域研发实践的基础上,本实用新型提出“一种基于实时时钟芯片的SVG系统”,克服了现有技术中“外接晶振以供RTC正常工作,增加PCB板走线,精度不高,影响时钟稳定性”等技术难题。
为了解决上述技术问题,本实用新型采用的技术方案是:一种基于实时时钟芯片的SVG系统,包括中央控制单元,所述中央控制单元通过总线与时钟芯片电路连接,中央控制单元SCL引脚与时钟芯片SCL引脚的连接线连接上拉电阻R1,中央控制单元SDA引脚与时钟芯片SDA引脚的连接线连接上拉电阻R2,上拉电阻R1和上拉电阻R2连接到VDD网络,时钟芯片TEST引脚连接到双向二极管的第2引脚,双向二极管的第1引脚和第3引脚分别连接到备用电源和VDD网络上。所述时钟芯片的SCL引脚和SDA引脚采用开漏结构。该系统还包括连接于时钟芯片的滤波电路,包括并联的电容C1和电容C2。所述时钟芯片的FOE引脚为高电平时,FOUT引脚输出32.768kHz的频率信号。所述的时钟芯片采用RX-8025T芯片,所述的中央控制单元采用K60芯片。所述时钟芯片在SVG系统上电初始化时初始化系统的软件时钟。
本实用新型采用上述技术方案,与现有技术相比,本实用新型中所用时钟芯片内置高稳度的32.768kHz的DTCXO(数字温度补偿晶体振荡器),通过FOUT引脚输出一个32.768kHz的频率信号;具有闰年自动调整功能(2000到2099);固定周期定时中断功能。固定周期范围244.14us~4096min任意时间设定;定时更新中断功能。可以根据内部时钟的定时设定,每秒或每分钟产生一个中断事件;鉴于以上优势及此系统结构的易操作性,此设计有十分可观的市场前景。
附图说明
图1为本实用新型具体实施方式的RX-8025T与K60通过I2C总线接口相连;
图2为本实用新型具体实施方式的时钟芯片工作流程;
图3为本实用新型具体实施方式的MCU(MicroControlUnit)与外部专用实时芯片之间的数据通讯流程;
图4为本实用新型具体实施方式的寄存器写操作流程;
图5为本实用新型具体实施方式的寄存器读操作流程;
具体实施方式
下面对照附图,通过对实施案例的描述,以期对本实用新型的具体实施方式所涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作用及工作原理、制造工艺及操作使用方法等,作进一步详细的说明,以帮助本领域技术人员对本实用新型的发明构思、技术方案有更完整、准确和深入的理解。
一种基于实时时钟芯片的SVG系统,包括中央控制单元,所述中央控制单元通过总线与时钟芯片电路连接,中央控制单元SCL引脚与时钟芯片SCL引脚的连接线连接上拉电阻R1,中央控制单元SDA引脚与时钟芯片SDA引脚的连接线连接上拉电阻R2,上拉电阻R1和上拉电阻R2连接到VDD网络,时钟芯片TEST引脚连接到双向二极管的第2引脚,双向二极管的第1引脚和第3引脚分别连接到备用电源和VDD网络上。所述时钟芯片的SCL引脚和SDA引脚采用开漏结构。该系统还包括连接于时钟芯片滤波电路,包括并联的电容C1和电容C2。所述时钟芯片的FOE引脚为高电平时,FOUT引脚输出32.768kHz的频率信号。
如图1所示图中R1,R2为上拉电阻,时钟芯片的SDA,SCL引脚为开漏结构,闲置时为高电平。BAT45C双向二极管,当VDD网络有电时,由于二极管的单向导电性电流经D1上管由2脚输出,下面的二极管截止,保证电池BT1不被充电。
当VDD网络断电时电池BT1给D1下管供电,由于二极管的单向导电性电流经D1下管由2脚输出,上管截止,保证电池只给时钟供电,保证低耗节能。电池BT1是后备电源,防止系统掉电时,数据丢失。
C1、C2连接于时钟芯片的电源与地之间,起滤波作用。
FOUT引脚输出32.768kHz的频率信号,此功能需要FOE引脚状态使能。FOE为高电平时FOUT引脚才会有频率信号输出。上图结构中没有用到FOUT,故FOE与地相连,R3为下拉电阻。
K60与RX-8025T时钟芯片通过I2C总线相连,K60作为主控器,控制I2C总线的时钟和数据传输的开始、停止、重新开始信号,时钟芯片作为被控器产生应答信号,给K60提供时钟数据,在主控器需要时钟数据的时候及时提供实时时钟信息。在主控器不需要时钟数据时后台计时实时时钟。
上面结合附图对本设计进行了示例性描述,显然本设计具体实现并不受上述方式的限制,只要采用了本设计的方法构思和技术方案进行的各种非实质性的改进,或未经改进将本设计的构思和技术方案直接应用于其它场合的,均在本设计的保护范围之内。
Claims (6)
1.一种基于实时时钟芯片的SVG系统,包括中央控制单元,其特征在于:所述中央控制单元通过总线与时钟芯片电路连接,中央控制单元SCL引脚与时钟芯片SCL引脚的连接线连接上拉电阻R1,中央控制单元SDA引脚与时钟芯片SDA引脚的连接线连接上拉电阻R2,上拉电阻R1和上拉电阻R2连接到VDD网络,时钟芯片TEST引脚连接到双向二极管的第2引脚,双向二极管的第1引脚和第3引脚分别连接到备用电源和VDD网络上。
2.根据权利要求1所述的基于实时时钟芯片的SVG系统,其特征在于:所述时钟芯片的SCL引脚和SDA引脚采用开漏结构。
3.根据权利要求1所述的基于实时时钟芯片的SVG系统,其特征在于:该系统还包括连接于时钟芯片的滤波电路,包括并联的电容C1和电容C2。
4.根据权利要求1所述的基于实时时钟芯片的SVG系统,其特征在于:所述时钟芯片的FOE引脚为高电平时,FOUT引脚输出32.768kHz的频率信号。
5.根据权利要求1所述的基于实时时钟芯片的SVG系统,其特征在于:所述的时钟芯片采用RX-8025T芯片,所述的中央控制单元采用K60芯片。
6.根据权利要求1所述的基于实时时钟芯片的SVG系统,其特征在于:所述时钟芯片在SVG系统上电初始化时初始化系统的软件时钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520321375.8U CN204883472U (zh) | 2015-05-18 | 2015-05-18 | 一种基于实时时钟芯片的svg系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520321375.8U CN204883472U (zh) | 2015-05-18 | 2015-05-18 | 一种基于实时时钟芯片的svg系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204883472U true CN204883472U (zh) | 2015-12-16 |
Family
ID=54827828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520321375.8U Expired - Fee Related CN204883472U (zh) | 2015-05-18 | 2015-05-18 | 一种基于实时时钟芯片的svg系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204883472U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104820466A (zh) * | 2015-05-18 | 2015-08-05 | 安徽鑫龙电器股份有限公司 | 一种基于实时时钟芯片的svg系统 |
-
2015
- 2015-05-18 CN CN201520321375.8U patent/CN204883472U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104820466A (zh) * | 2015-05-18 | 2015-08-05 | 安徽鑫龙电器股份有限公司 | 一种基于实时时钟芯片的svg系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201698579U (zh) | 监控与数据采集远程终端 | |
CN103412990A (zh) | 一种多层次协同低功耗设计方法 | |
CN104917002A (zh) | 一种基于物联网的智能电源插座 | |
CN104281465A (zh) | 计算机及其唤醒方法 | |
CN103313365B (zh) | 远程控制计量系统 | |
CN204883472U (zh) | 一种基于实时时钟芯片的svg系统 | |
CN103955255A (zh) | 基于fpga的开入量事件精确测量的系统及其方法 | |
CN204166522U (zh) | 一种高速大容量flash单板存储电路板 | |
CN206363301U (zh) | 超低功耗的type_c接口协议芯片 | |
CN204679781U (zh) | 低功耗智能数据采集终端 | |
CN208796055U (zh) | 一种激光雷达系统及其激光雷达控制器 | |
CN104820466A (zh) | 一种基于实时时钟芯片的svg系统 | |
CN106066684A (zh) | 主从式soc芯片低功耗控制电路 | |
CN204833552U (zh) | 一种基于单片机的电脑防盗报警器 | |
CN203630540U (zh) | 利用gps/北斗信号对lkj进行校时处理系统 | |
CN203178845U (zh) | 一种高精度实时时钟芯片 | |
CN202351320U (zh) | 智能电能表 | |
CN204143173U (zh) | 一种数码管电子时钟 | |
CN206546584U (zh) | 一种智能电表手执式抄表装置 | |
CN203338562U (zh) | 一种智能热表信息采集器 | |
CN204288206U (zh) | 一种具有保护功能的看门狗电路 | |
CN203630539U (zh) | 一种图形时钟装置 | |
CN203261486U (zh) | 远程控制计量系统 | |
CN204576673U (zh) | 一种ic卡智能计量计时水表 | |
CN203734371U (zh) | 一种超低功耗实时时钟 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151216 Termination date: 20190518 |