CN204794929U - 一种智能功率模块高可靠性边沿脉冲产生电路 - Google Patents

Abstract

本实用新型涉及一种智能功率模块高可靠性边沿脉冲产生电路，基于全新的电路设计架构，能够适用于任何脉冲宽度的高侧控制信号，不论输入信号是正常脉冲宽度，还是窄脉冲，甚至是超窄脉冲，都可以确保复位RESET脉冲信号的正常输出，从根本上解决了由窄脉冲输入信号引起的高侧输出信号无法复位的问题，降低了高低侧MOSFET直通的可靠性风险，有效保证了所应用智能功率模块中各模块工作的稳定性；不仅如此，本实用新型所设计的高可靠性边沿脉冲产生电路，结构简单，解决了传统边沿脉冲产生电路对输入脉冲宽度的限制，进而节省了信号传输路径中的多级噪声滤波电路，减小了信号的传输延迟，提升了工作开关频率。

Description

一种智能功率模块高可靠性边沿脉冲产生电路

技术领域

本实用新型涉及用于一种智能功率模块高可靠性边沿脉冲产生电路，属于智能功率模块的驱动电路设计领域。

背景技术

随着电子电力技术的不断进步，使得很多功率半导体器件沿着高频化，大功率化，智能化和模块化的方向不断发展，终端客户对于器件的性能、体积以及可靠性要求也越来越高。智能功率模块就是将功率开关器件（IGBT或者MOSFET）和栅极驱动电路（HVIC）集成在一起，同时还集成有各种保护功能。在提升集成度的同时，如何满足更高的可靠性要求，是智能功率模块的一大挑战。

如图1所示，一种常用的三相智能功率模块包括了U、V、W三相驱动电路。每一相驱动电路由栅极驱动电路（HVIC）以及高侧MOSFET、低侧MOSFET、自举二极管（BSD）组成。栅极驱动电路将输入的低侧输入信号LIN和高侧输入信号HIN分别转换为控制低侧MOSFET栅端的低侧输出信号LO和控制高侧MOSFET栅端的高侧输出信号HO。图2是栅极驱动电路（HVIC）的内部结构图，其中高侧驱动电路通过高压电平转换器将经过输入逻辑单元后的高侧控制信号HIND（一般是5V域）转换成高侧控制信号，进而驱动高侧功率器件。由于高侧驱动电路的供电来源于自举电容，所以对功耗大小有较高要求。为了降低电平转换器的功耗，常见的做法就是采用脉冲锁存（pulse-latch）电平转换电路。它是由边沿脉冲产生电路，高压电平转换电路以及RS锁存器三部分组成。边沿脉冲产生电路检测其输入高侧控制信号HIND的上升沿和下降沿，并输出置位SET脉冲信号和复位RESET脉冲信号，如图3所示，根据高侧控制信号HIND的上升沿和下降沿，分别产生对应的置位SET脉冲信号和复位RESET脉冲信号，然后，SET脉冲信号和复位RESET脉冲信号分别经过高压电平转换电路后，送到RS锁存器后恢复成控制信号。

传统的边沿脉冲产生电路通过对输入信号做简单的延迟和逻辑处理后得到置位SET脉冲信号和复位RESET脉冲信号。这种边沿脉冲产生电路对正常宽度的输入信号可以正确响应，但是对于由系统噪声或者控制算法等引起的窄脉冲，甚至超窄输入脉冲无法正确响应。如图4所示，当高侧控制信号HIND的输入脉冲宽度低于某值时，边沿脉冲检测电路只输出置位SET脉冲信号。由于没有复位RESET脉冲信号，所以RS锁存器无法正常复位，从而导致高侧输出信号HO输出一直为高，如果此时低侧控制信号LIND输入由低变高，低侧输出信号LO输出同时变为高，高侧MOSFET和低侧MOSFET同时导通，瞬间的直通电流会对MOSFET和系统造成致命的损坏，影响系统的可靠性。为了解决上述问题，现有的做法是在电路的输入端增加噪声滤波电路或者RC滤波器，但是简单增加滤波器，无法从根本上解决问题。

实用新型内容

本实用新型所要解决的技术问题是提供一种智能功率模块高可靠性边沿脉冲产生电路，基于全新的电路设计架构，能够适用于任何脉冲宽度的高侧控制信号，能够稳定且准确产生并输出与高侧控制信号相对应的置位SET脉冲信号和复位RESET脉冲信号。

本实用新型为了解决上述技术问题采用以下技术方案：本实用新型设计了一种智能功率模块高可靠性边沿脉冲产生电路，根据智能功率模块中由输入逻辑单元输出的高侧控制信号，分别输出对应于高侧控制信号各上升沿的置位SET脉冲信号，以及对应于高侧控制信号各下降沿的复位RESET脉冲信号；该高可靠性边沿脉冲产生电路包括依次相连接的边沿检测电路、延迟产生电路和脉冲产生电路；其中，边沿检测电路的输入端接收高侧控制信号，用于检测高侧控制信号的上升沿和下降沿，产生并输出与高侧控制信号上各上升沿、下降沿相对应的高侧高电平有效脉冲，接着，延迟产生电路的输入端与边沿检测电路的输出端相连接，接收由边沿检测电路输出的高侧高电平有效脉冲，用于输出与高侧高电平有效脉冲上各高电平相对应的高侧单边延迟低电平脉冲；脉冲产生电路的其中一个输入端与延迟产生电路的输出端相连接，接收高侧单边延迟低电平脉冲，脉冲产生电路的另一个输入端接收高侧控制信号，且脉冲产生电路根据高侧控制信号与高侧单边延迟低电平脉冲之间对应的逻辑组合关系，分别产生并输出对应于高侧控制信号各上升沿的置位SET脉冲信号，以及对应于高侧控制信号各下降沿的复位RESET脉冲信号。

作为本实用新型的一种优选技术方案：所述边沿检测电路包括延迟电路和异或门B1，其中，边沿检测电路的输入端分别与延迟电路的输入端、异或门B1的一个输入端相连接；异或门B1的另一个输入端与延迟电路的输出端相连接，异或门B1的输出端作为边沿检测电路的输出端。

作为本实用新型的一种优选技术方案：所述延迟电路包括依次串联的缓冲器A2、缓冲器A3，其中，缓冲器A2的输入端作为延迟电路的输入端，与所述边沿检测电路的输入端相连接；缓冲器A2的输出端与缓冲器A3的输入端相连接，缓冲器A3的输出端作为延迟电路的输出端、与所述异或门B1的另一个输入端相连接。

作为本实用新型的一种优选技术方案：所述延迟产生电路包括参考电流源Iref、开关MOS管MN1、电容C1、比较器Comp1和缓冲器A1，参考电流源Iref的一端与智能功率模块中的电源正极相连接，参考电流源Iref的另一端分别与开关MOS管MN1的漏极、比较器Comp1的正向输入端、电容C1的一端相连接；开关MOS管MN1的栅极作为延迟产生电路的输入端，与边沿检测电路的输出端相连接，接收由边沿检测电路输出的高侧高电平有效脉冲，开关MOS管MN1的源极与电容C1的另一端相连并接地；比较器Comp1的反向输入端连接基准电压，比较器Comp1的输出端与缓冲器A1的输入端相连接，缓冲器A1的输出端作为延迟产生电路输出端，输出与高侧高电平有效脉冲上各高电平相对应的高侧单边延迟低电平脉冲。

作为本实用新型的一种优选技术方案：所述脉冲产生电路包括或非门D1、或非门D2和非门E1；其中，脉冲产生电路接收来自所述延迟产生电路的高侧单边延迟低电平脉冲的输入端，分别与或非门D1的其中一个输入端、或非门D2的其中一个输入端相连接；脉冲产生电路接收所述高侧控制信号的输入端，分别与或非门D1的另一个输入端、非门E1的输入端相连接；非门E1的输出端与或非门D2的另一个输入端相连接；或非门D1的输出端作为脉冲产生电路的其中一个输出端，输出复位RESET脉冲信号；或非门D2的输出端作为脉冲产生电路的另一个输出端，输出置位SET脉冲信号。

本实用新型如上所述一种智能功率模块高可靠性边沿脉冲产生电路，采用以上技术方案与现有技术相比，具有以下技术效果：本实用新型设计一种智能功率模块高可靠性边沿脉冲产生电路，基于全新的电路设计架构，能够适用于任何脉冲宽度的高侧控制信号，不论输入信号是正常脉冲宽度，还是窄脉冲，甚至是超窄脉冲，都可以确保复位RESET脉冲信号的正常输出，从根本上解决了由窄脉冲输入信号引起的高侧输出信号无法复位的问题，降低了高低侧MOSFET直通的可靠性风险，有效保证了所应用智能功率模块中各模块工作的稳定性；不仅如此，本实用新型所设计的高可靠性边沿脉冲产生电路，结构简单，解决了传统边沿脉冲产生电路对输入脉冲宽度的限制，进而节省了信号传输路径中的多级噪声滤波电路，减小了信号的传输延迟，提升了工作开关频率。

附图说明

图1是三相智能功率模块的内部结构图；

图2是栅极驱动电路的内部结构图；

图3是传统边沿脉冲产生电路的正常输入信号下时序图；

图4是传统边沿脉冲产生电路的窄宽度输入信号下时序图；

图5是本实用新型设计智能功率模块高可靠性边沿脉冲产生电路的功能模块示意图；

图6是本实用新型设计智能功率模块高可靠性边沿脉冲产生电路中边沿检测电路的示意图；

图7是本实用新型设计智能功率模块高可靠性边沿脉冲产生电路中延迟产生电路的示意图；

图8是本实用新型设计智能功率模块高可靠性边沿脉冲产生电路中脉冲产生电路的示意图；

图9是基于本实用新型设计智能功率模块高可靠性边沿脉冲产生电路下正常输入信号下的时序图；

图10是基于本实用新型设计智能功率模块高可靠性边沿脉冲产生电路下窄宽度输入信号下的时序图；

图11是基于本实用新型设计智能功率模块高可靠性边沿脉冲产生电路下超窄宽度输入信号下的时序图。

具体实施方式

下面结合说明书附图对本实用新型的具体实施方式作进一步详细的说明。

如图5所示，本实用新型所设计一种智能功率模块高可靠性边沿脉冲产生电路，在实际应用过程当中，根据智能功率模块中由输入逻辑单元输出的高侧控制信号HIND，分别输出对应于高侧控制信号HIND各上升沿的置位SET脉冲信号，以及对应于高侧控制信号HIND各下降沿的复位RESET脉冲信号；该高可靠性边沿脉冲产生电路包括依次相连接的边沿检测电路、延迟产生电路和脉冲产生电路；其中，如图6所示，边沿检测电路包括延迟电路和异或门B1，延迟电路包括依次串联的缓冲器A2、缓冲器A3；其中，缓冲器A2的输入端作为延迟电路的输入端，缓冲器A2的输出端与缓冲器A3的输入端相连接，缓冲器A3的输出端作为延迟电路的输出端；边沿检测电路的输入端分别与延迟电路的输入端、异或门B1的一个输入端相连接；异或门B1的另一个输入端与延迟电路的输出端相连接，异或门B1的输出端作为边沿检测电路的输出端；边沿检测电路的输入端接收高侧控制信号HIND，基于上述设计结构，检测高侧控制信号HIND的上升沿和下降沿，产生并输出与高侧控制信号HIND上各上升沿、下降沿相对应的高侧高电平有效脉冲EG，接着，如图7所示，延迟产生电路包括参考电流源Iref、开关MOS管MN1、电容C1、比较器Comp1和缓冲器A1，参考电流源Iref的一端与智能功率模块中的电源正极相连接，参考电流源Iref的另一端分别与开关MOS管MN1的漏极、比较器Comp1的正向输入端、电容C1的一端相连接；开关MOS管MN1的栅极作为延迟产生电路的输入端，与边沿检测电路的输出端相连接，接收由边沿检测电路输出的高侧高电平有效脉冲EG，开关MOS管MN1的源极与电容C1的另一端相连并接地VSS；比较器Comp1的反向输入端连接基准电压Vref，比较器Comp1的输出端与缓冲器A1的输入端相连接，缓冲器A1的输出端作为延迟产生电路输出端，输出与高侧高电平有效脉冲EG上各高电平相对应的高侧单边延迟低电平脉冲DL；如图8所示，脉冲产生电路的其中一个输入端与延迟产生电路的输出端相连接，接收高侧单边延迟低电平脉冲DL，脉冲产生电路的另一个输入端接收高侧控制信号HIND，且脉冲产生电路根据高侧控制信号HIND与高侧单边延迟低电平脉冲DL之间对应的逻辑组合关系，分别产生并输出对应于高侧控制信号HIND各上升沿的置位SET脉冲信号，以及对应于高侧控制信号HIND各下降沿的复位RESET脉冲信号；其中，脉冲产生电路包括或非门D1、或非门D2和非门E1；脉冲产生电路接收来自延迟产生电路的高侧单边延迟低电平脉冲DL的输入端，分别与或非门D1的其中一个输入端、或非门D2的其中一个输入端相连接；脉冲产生电路接收所述高侧控制信号HIND的输入端，分别与或非门D1的另一个输入端、非门E1的输入端相连接；非门E1的输出端与或非门D2的另一个输入端相连接；或非门D1的输出端作为脉冲产生电路的其中一个输出端，输出复位RESET脉冲信号；或非门D2的输出端作为脉冲产生电路的另一个输出端，输出置位SET脉冲信号，其中，置位SET脉冲信号和复位RESET脉冲信号的宽度取决于延迟产生电路中的电容C1、参考电流源Iref以及基准电压Vref。

上述技术方案设计的智能功率模块高可靠性边沿脉冲产生电路，基于全新的电路设计架构，能够适用于任何脉冲宽度的高侧控制信号，不论输入信号是正常脉冲宽度，还是窄脉冲，甚至是超窄脉冲，都可以确保复位RESET脉冲信号的正常输出，从根本上解决了由窄脉冲输入信号引起的高侧输出信号无法复位的问题，降低了高低侧MOSFET直通的可靠性风险，有效保证了所应用智能功率模块中各模块工作的稳定性；不仅如此，本实用新型所设计的高可靠性边沿脉冲产生电路，结构简单，解决了传统边沿脉冲产生电路对输入脉冲宽度的限制，进而节省了信号传输路径中的多级噪声滤波电路，减小了信号的传输延迟，提升了工作开关频率。

上述技术方案具体设计的智能功率模块高可靠性边沿脉冲产生电路结构，在实际的应用工作中，边沿检测电路检测高侧控制信号HIND的上升沿和下降沿，并在高侧控制信号HIND上升沿和下降沿到来时输出很窄的高侧高电平有效脉冲EG，用来控制延迟产生电路中参考电流源Iref对电容C1的充放电，电容C1的电压值与后级比较器Comp1所接收到的基准电压Vref作比较，产生的高侧单边延迟低电平脉冲DL，最后脉冲产生电路根据高侧单边延迟低电平脉冲DL与高侧控制信号HIND之间的逻辑组合关系，分别产生并输出对应于高侧控制信号HIND各上升沿的置位SET脉冲信号，以及对应于高侧控制信号HIND各下降沿的复位RESET脉冲信号。如图9所示，如果高侧控制信号HIND的宽度tw远大于tp，边沿检测电路针对高侧控制信号HIND的上升和下降沿，输出高侧高电平有效脉冲EG，当高侧高电平有效脉冲EG为高，延迟产生电路中的开关MOS管MN1导通，对电容C1放电，节点VC的电压为0V，高侧单边延迟低电平脉冲DL输出低。当高侧高电平有效脉冲EG由高变成低时，开关MOS管MN1关闭，参考电流源Iref对电容C1进行充电，节点VC的电压升高，充电时间取决于高侧高电平有效脉冲EG两个高脉冲之间的低电平宽度。当节点VC的电压超过比较器Comp1所接收的基准电压Vref时，高侧单边延迟低电平脉冲DL输出由低变高；高侧单边延迟低电平脉冲DL的低电平宽度tp就是我们要求的置位SET脉冲信号和复位RESET脉冲信号的宽度。节点VC的电压直到下一个高侧高电平有效脉冲EG的高电平到来时，才会被重新置为0V，然后重新等待高侧高电平有效脉冲EG的低电平到来以及对电容C1的充电；脉冲产生电路输出我们要求的置位SET脉冲信号和复位RESET脉冲信号。

如图10所示，当高侧控制信号HIND的宽度tw足够小，甚至小于我们要求的置位SET脉冲信号和复位RESET脉冲信号的宽度tp时，边沿检测电路针对高侧控制信号HIND的上升和下降沿，输出连续高侧高电平有效脉冲EG，由于高侧高电平有效脉冲EG的两个高电平脉冲之间的低电平宽度比较窄，节点VC上的电容C1没有完全充电，VC电压低于比较器Comp1所接收的基准电压Vref。脉冲产生电路输出的置位SET脉冲信号宽度与高侧控制信号HIND的脉冲宽度基本一致，但是输出的复位RESET脉冲信号宽度则保持满足我们要求的宽度tp。这样就避免了只有置位SET脉冲信号，而复位RESET脉冲信号很窄甚至没有的情况，也就从根本上降低了高侧和低侧MOSFET同时导通的风险。

如图11所示，在更恶劣的条件下，如果高侧控制信号HIND的宽度tw甚至小于边沿检测电路的输出高侧高电平有效脉冲EG的宽度，由于高侧控制信号HIND宽度太小，边沿检测电路无法正确地识别高侧控制信号HIND上升沿和下降沿，其输出高侧高电平有效脉冲EG与输入高侧控制信号HIND基本一致。高侧高电平有效脉冲EG控制延迟产生电路中开关MOS管MN1对电容C1的充放电。脉冲产生电路输出的SET脉冲信号与高侧控制信号HIND基本一致，但是输出的复位RESET脉冲信号宽度则保持满足我们要求的宽度tp。这样就避免了只有置位SET脉冲信号，而复位RESET脉冲信号很窄甚至没有的情况，也就从根本上降低了高侧和低侧MOSFET同时导通的风险。

上面结合附图对本实用新型的实施方式作了详细说明，但是本实用新型并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下做出各种变化。

Claims (5)

1.一种智能功率模块高可靠性边沿脉冲产生电路，根据智能功率模块中由输入逻辑单元输出的高侧控制信号，分别输出对应于高侧控制信号各上升沿的置位SET脉冲信号，以及对应于高侧控制信号各下降沿的复位RESET脉冲信号；其特征在于：该高可靠性边沿脉冲产生电路包括依次相连接的边沿检测电路、延迟产生电路和脉冲产生电路；其中，边沿检测电路的输入端接收高侧控制信号，用于检测高侧控制信号的上升沿和下降沿，产生并输出与高侧控制信号上各上升沿、下降沿相对应的高侧高电平有效脉冲，接着，延迟产生电路的输入端与边沿检测电路的输出端相连接，接收由边沿检测电路输出的高侧高电平有效脉冲，用于输出与高侧高电平有效脉冲上各高电平相对应的高侧单边延迟低电平脉冲；脉冲产生电路的其中一个输入端与延迟产生电路的输出端相连接，接收高侧单边延迟低电平脉冲，脉冲产生电路的另一个输入端接收高侧控制信号，且脉冲产生电路根据高侧控制信号与高侧单边延迟低电平脉冲之间对应的逻辑组合关系，分别产生并输出对应于高侧控制信号各上升沿的置位SET脉冲信号，以及对应于高侧控制信号各下降沿的复位RESET脉冲信号。

2.根据权利要求1所述一种智能功率模块高可靠性边沿脉冲产生电路，其特征在于：所述边沿检测电路包括延迟电路和异或门B1，其中，边沿检测电路的输入端分别与延迟电路的输入端、异或门B1的一个输入端相连接；异或门B1的另一个输入端与延迟电路的输出端相连接，异或门B1的输出端作为边沿检测电路的输出端。

3.根据权利要求2所述一种智能功率模块高可靠性边沿脉冲产生电路，其特征在于：所述延迟电路包括依次串联的缓冲器A2、缓冲器A3，其中，缓冲器A2的输入端作为延迟电路的输入端，与所述边沿检测电路的输入端相连接；缓冲器A2的输出端与缓冲器A3的输入端相连接，缓冲器A3的输出端作为延迟电路的输出端、与所述异或门B1的另一个输入端相连接。

4.根据权利要求1所述一种智能功率模块高可靠性边沿脉冲产生电路，其特征在于：所述延迟产生电路包括参考电流源Iref、开关MOS管MN1、电容C1、比较器Comp1和缓冲器A1，参考电流源Iref的一端与智能功率模块中的电源正极相连接，参考电流源Iref的另一端分别与开关MOS管MN1的漏极、比较器Comp1的正向输入端、电容C1的一端相连接；开关MOS管MN1的栅极作为延迟产生电路的输入端，与边沿检测电路的输出端相连接，接收由边沿检测电路输出的高侧高电平有效脉冲，开关MOS管MN1的源极与电容C1的另一端相连并接地；比较器Comp1的反向输入端连接基准电压，比较器Comp1的输出端与缓冲器A1的输入端相连接，缓冲器A1的输出端作为延迟产生电路输出端，输出与高侧高电平有效脉冲上各高电平相对应的高侧单边延迟低电平脉冲。

5.根据权利要求1所述一种智能功率模块高可靠性边沿脉冲产生电路，其特征在于：所述脉冲产生电路包括或非门D1、或非门D2和非门E1；其中，脉冲产生电路接收来自所述延迟产生电路的高侧单边延迟低电平脉冲的输入端，分别与或非门D1的其中一个输入端、或非门D2的其中一个输入端相连接；脉冲产生电路接收所述高侧控制信号的输入端，分别与或非门D1的另一个输入端、非门E1的输入端相连接；非门E1的输出端与或非门D2的另一个输入端相连接；或非门D1的输出端作为脉冲产生电路的其中一个输出端，输出复位RESET脉冲信号；或非门D2的输出端作为脉冲产生电路的另一个输出端，输出置位SET脉冲信号。