CN204794761U - 一种自供电cmos压电振动能量采集器 - Google Patents

Abstract

本实用新型公开了一种自供电CMOS压电振动能量采集器，特点是包括CMOS压电同步电荷提取采集接口电路和续流储能电路，CMOS压电同步电荷提取采集接口电路采用集成电路形式封装，CMOS压电同步电荷提取采集接口电路上设置有第一检测电路输出控制接口、第二检测电路输出控制接口、第一压电元件连接接口、第二压电元件连接接口、第一电容检测接口、第二电容检测接口、外接电感接口和接地端口，CMOS压电同步电荷提取采集接口电路包括正向极值检测模块、反向极值检测模块、正反极值互锁开关、正反方向振动自动切换开关和动态衬底电平选择模块；优点是易于集成、电路体积较小、功耗较低，采用自供电设计无需外部电源，能量提取效率较高。

Description

一种自供电CMOS压电振动能量采集器

技术领域

本实用新型涉及集成电路技术领域，尤其是一种自供电CMOS压电振动能量采集器。

背景技术

振动能量几乎存在于任何环境中，大自然中水、空气流动、工业机器的振动，交通工具运行时的振动，人体运动，甚至呼吸、心跳、等等。压电式振动能量采集器利用压电材料的正压电效应，可将环境中的振动能转换为电能。压电振动能量采集器具有能量密度高、结构简单、寿命长、易集成等优点而广泛应用于当代微功耗移动和穿戴电子设备中。

由于振动使压电元件输出的电压是交变的，而常见的微型电子设备供电是需要稳定的直流电压，所以，在压电元件与用电设备之间需要设计接口电路，最简单的是二极管全桥整流和一个滤波电容的整流滤波标准能量采集电路（SEH），但是，由于压电元件的内部等效电路中电容Cp的存在，压电元件首先要对电容Cp充电，当电容Cp的电压超过整流桥后端的滤波电容的电压再加上两个二极管的压降后，才能对后端的电容充电，导致这种电路不仅回收效率低，而且回收的能量受后端电容电压和负载大小在一定程度上的影响。

因此，研究人员提出了多种非线性能量提取电路，如同步开关电感电路（P-SSHI）、串联同步开关电感电路（S-SSHI）、同步电荷提取电路（SECE），以及在此基础上派生出来的双同步开关电路（DSSH）、增强型双同步开关电感回收电路（ESSH）和优化型同步电荷提取电路（OSECE）等。

同步开关电感电路（P-SSHI）与串联同步开关电感电路（S-SSHI）回收功率仍然受后端电容电压及负载阻抗的大小影响较大；同步电荷提取电路（SECE）、双同步开关电路（DSSH）、增强型双同步开关电感回收电路（ESSH）和优化型同步电荷提取电路（OSECE）解决了这一问题，其回收功率与后端电容及负载大小无关，然而，这些电路在理论上虽然非常具有优势，实际实现起来或者过于复杂，或者自身电路无法单独完成采集，需要由外部电源进行供电，或者由于需要较多的分立元件而导致电路体积较大，不易集成，因此难以推广。

发明内容

本实用新型所要解决的技术问题是提供一种电路体积较小、功耗较低的自供电CMOS压电振动能量采集器，采用自供电设计无需外部电源，且能够实现对压电能量电荷的高效提取。

本实用新型解决上述技术问题所采用的技术方案为：一种自供电CMOS压电振动能量采集器，包括CMOS压电同步电荷提取采集接口电路和续流储能电路，所述的CMOS压电同步电荷提取采集接口电路采用集成电路形式封装，所述的CMOS压电同步电荷提取采集接口电路上设置有第一检测电路输出控制接口、第二检测电路输出控制接口、第一压电元件连接接口、第二压电元件连接接口、第一电容检测接口、第二电容检测接口、外接电感接口和接地端口，所述的第一压电元件连接接口用于与压电元件的一端连接，所述的第二压电元件连接接口用于与压电元件的另一端连接，所述的续流储能电路包括续流二极管、电感和储能电容，所述的外接电感接口分别与所述的续流二极管的正极及所述的电感的一端连接，所述的续流二极管的负极与所述的储能电容的正端连接，所述的储能电容的正端用于对外部用电设备提供电压，所述的储能电容的负端、所述的电感的另一端及所述的接地端口均接地，所述的CMOS压电同步电荷提取采集接口电路包括正向极值检测模块、反向极值检测模块、正反极值互锁开关、正反方向振动自动切换开关和动态衬底电平选择模块，所述的正反极值互锁开关包括第三NMOS管、第四NMOS管、第九NMOS管、第十NMOS管、第七PMOS管和第八PMOS管，所述的正反方向振动自动切换开关包括第七NMOS管、第八NMOS管、第三PMOS管和第四PMOS管，所述的动态衬底电平选择模块包括第五NMOS管和第六NMOS管，所述的第三NMOS管的漏极分别与所述的正向极值检测模块的第一信号传输端、所述的反向极值检测模块的第二信号传输端、所述的第七NMOS管的栅极、所述的第四PMOS管的栅极、所述的第十NMOS管的源极、所述的第八PMOS管的漏极、所述的第二压电元件连接接口及所述的压电元件的一端连接，所述的第三NMOS管的栅极分别与所述的正向极值检测模块的第三信号传输端、所述的第九NMOS管的栅极、所述的第八PMOS管的栅极及所述的第一检测电路输出控制接口连接，所述的第三NMOS管的源极与所述的第三PMOS管的漏极连接，所述的第三PMOS管的栅极分别与所述的第一压电元件连接接口、所述的压电元件的另一端、所述的第九NMOS管的源极、所述的第七PMOS管的漏极、所述的正向极值检测模块的第二信号传输端、所述的第四NMOS管的漏极、所述的反向极值检测模块的第一信号传输端及所述的第八NMOS管的栅极连接，所述的第三PMOS管的源极分别与所述的第五NMOS管的栅极、所述的接地端口、所述的第六NMOS管的漏极及所述的第四PMOS管的源极连接，所述的第四NMOS管的栅极分别与所述的反向极值检测模块的第三信号传输端、所述的第二检测电路输出控制接口、所述的第十NMOS管的栅极及所述的第七PMOS管的栅极连接，所述的第四NMOS管的源极与所述的第四PMOS管的漏极连接，所述的第五NMOS管的源极分别与所述的CMOS压电同步电荷提取采集接口电路所在的集成电路衬底及所述的第六NMOS管的源极连接，所述的第五NMOS管的漏极分别与所述的外接电感接口、所述的第七NMOS管的源极、所述的第六NMOS管的栅极及所述的第八NMOS管的源极连接，所述的第七NMOS管的漏极分别与所述的第九NMOS管的漏极及所述的第七PMOS管的源极连接，所述的第八NMOS管的漏极分别与所述的第八PMOS管的源极及所述的第十NMOS管的漏极连接，所述的正向极值检测电路的第四信号传输端与所述的第一电容检测接口连接，所述的反向极值检测电路的第四信号传输端与所述的第二电容检测接口连接，所述的第三NMOS管的衬底、所述的第四NMOS管的衬底、所述的第七NMOS管的衬底、所述的第八NMOS管的衬底、所述的第九NMOS管的衬底及所述的第十NMOS管的衬底均采用深N阱工艺与所述的集成电路衬底隔离。

所述的正向极值检测模块包括第一NMOS管、第一PMOS管、第五PMOS管、第一检测电容和第一下拉电阻，所述的反向极值检测模块包括第二NMOS管、第二PMOS管、第六PMOS管、第二检测电容和第二下拉电阻，所述的第一NMOS管的源极分别与所述的第一PMOS管的源极、所述的第五PMOS管的栅极、所述的第三NMOS管的漏极、所述的第二NMOS管的栅极及所述的第二检测电容的一端连接，所述的第一NMOS管的栅极分别与所述的第一检测电容的一端、所述的第一压电元件连接接口、所述的第二NMOS管的源极、所述的第二PMOS管的源极及所述的第六PMOS管的栅极连接，所述的第一NMOS管的漏极分别与所述的第一PMOS管的栅极、所述的第一PMOS管的漏极、所述的第五PMOS管的源极、所述的第一检测电容的另一端、所述的第二NMOS管的源极及所述的第一电容检测接口连接，所述的第五PMOS管的漏极分别与所述的第一检测电路输出控制接口及所述的第一下拉电阻的一端连接，所述的第一下拉电阻的另一端与所述的接地端口连接，所述的第二NMOS管的漏极分别与所述的第二PMOS管的栅极、所述的第二PMOS管的漏极、所述的第六PMOS管的源极、所述的第二检测电容的另一端及所述的第二电容检测接口连接，所述的第六PMOS管的漏极分别与所述的第二检测电路输出控制接口及所述的第二下拉电阻的一端连接，所述的第二下拉电阻的另一端与所述的接地端口连接，所述的第一NMOS管的衬底及所述的第二NMOS管的衬底均采用深N阱工艺与所述的集成电路衬底隔离。正反极值互锁开关中第三NMOS管、第九NMOS管和第八PMOS管是一组，第四NMOS管、第十NMOS管和第七PMOS管是另一组；当正向极值检测模块检测到正向极值后输出一个高电平到第一检测电路输出控制接口，驱动第三NMOS管、第九NMOS管导通，第八PMOS管关闭，此时由于第二检测电路输出控制接口在下拉电阻作用下一直保持低电平，所以第四NMOS管和第十NMOS管关闭，第七PMOS管导通。其中第九NMOS管和第七PMOS管构成的传输门同时导通，解决了NMOS管传输第二压电元件连接接口在低电压时的电压损失问题；当反向极值检测模块检测到反向极值后输出一个高电平到第二检测电路输出控制接口，驱动第四NMOS管、第十NMOS管导通，第七PMOS管关闭，此时由于第一检测电路输出控制接口在下拉电阻的作用下一直保持低电平，所以第三NMOS管、第九NMOS管关闭，第八PMOS管导通；其中第十NMOS管和第八PMOS管构成的传输门同时导通，解决了NMOS管在传输第一压电元件连接接口的低电压时的电压损失问题。

与现有技术相比，本实用新型的优点在于整体电路所有检测路和开关回路电路均采用CMOS工艺实现，易于集成，外围元件少，减小了电路体积，同时降低了导通压降和导通电阻，降低了自身功耗；采用自供电设计无需外部电源，能自动检测压电元件的状态并控制组合开关的通断来提取能量，并对外部用电设备提供电能；采用NMOS的深N阱工艺使NMOS管与外部衬底隔离，可以较为自由的进行单独逻辑控制能自动检测压电元件的状态并控制组合开关的通断来提取能量，进一步降低了功耗；利用正反方向振动自动切换开关中寄生二极管，保持原先的导通和关闭状态，将电感内的一部分能量反向充电回到内部检测电容内部，作为下一次提取的基础电荷，由于谐振频率比外部振荡频率高很多，使内部电容快速反向积累电荷，从而快速完成组合开关的状态切换，并进入另外半个振动周期的能量积累和提取过程，增加电荷积累的时间和电平高度，因此提高了能量提取的效率；动态衬底电平选择模块始终选择外接电感接口和接地端口中电平最低的一个接口与集成电路衬底短接，以防止电路中的深N阱所包围的NMOS管的衬底和集成电路衬底导通，而无法单独根据电路中的深N阱所包围的NMOS管的源极和栅极上的电位差来正常工作。

附图说明

图1为本实用新型的电路结构示意图；

图2为本实用新型的外部测试电路图。

具体实施方式

以下结合附图实施例对本实用新型作进一步详细描述。

一种自供电CMOS压电振动能量采集器，包括CMOS压电同步电荷提取采集接口电路和续流储能电路，CMOS压电同步电荷提取采集接口电路采用集成电路形式封装，CMOS压电同步电荷提取采集接口电路上设置有第一检测电路输出控制接口CON1、第二检测电路输出控制接口CON2、第一压电元件连接接口PZT1、第二压电元件连接接口PZT2、第一电容检测接口CDET1、第二电容检测接口CDET2、外接电感接口LPIN和接地端口GND，第一压电元件连接接口PZT1用于与压电元件PZT的一端连接，第二压电元件连接接口PZT2用于与压电元件PZT的另一端连接，续流储能电路包括续流二极管D1、电感L和储能电容Crect，外接电感接口LPIN分别与续流二极管D1的正极及电感L的一端连接，续流二极管D1的负极与储能电容Crect的正端连接，储能电容Crect的正端用于对外部用电设备提供电压V_DC，储能电容Crect的负端、电感L的另一端及接地端口GND均接地，CMOS压电同步电荷提取采集接口电路包括正向极值检测模块、反向极值检测模块、正反极值互锁开关、正反方向振动自动切换开关和动态衬底电平选择模块，正反极值互锁开关包括第三NMOS管Mn3、第四NMOS管Mn4、第九NMOS管Mn9、第十NMOS管Mn10、第七PMOS管Mp7和第八PMOS管Mp8，正反方向振动自动切换开关包括第七NMOS管Mn7、第八NMOS管Mn8、第三PMOS管Mp3和第四PMOS管Mp4，动态衬底电平选择模块包括第五NMOS管Mn5和第六NMOS管Mn6，第三NMOS管Mn3的漏极分别与正向极值检测模块的第一信号传输端、反向极值检测模块的第二信号传输端、第七NMOS管Mn7的栅极、第四PMOS管Mp4的栅极、第十NMOS管Mn10的源极、第八PMOS管Mp8的漏极、第二压电元件连接接口PZT2及压电元件PZT的一端连接，第三NMOS管Mn3的栅极分别与正向极值检测模块的第三信号传输端、第九NMOS管Mn9的栅极、第八PMOS管Mp8的栅极及第一检测电路输出控制接口CON1连接，第三NMOS管Mn3的源极与第三PMOS管Mp3的漏极连接，第三PMOS管Mp3的栅极分别与第一压电元件连接接口PZT1、压电元件PZT的另一端、第九NMOS管Mn9的源极、第七PMOS管Mp7的漏极、正向极值检测模块的第二信号传输端、第四NMOS管Mn4的漏极、反向极值检测模块的第一信号传输端及第八NMOS管Mn8的栅极连接，第三PMOS管Mp3的源极分别与第五NMOS管Mn5的栅极、接地端口GND、第六NMOS管Mn6的漏极及第四PMOS管Mp4的源极连接，第四NMOS管Mn4的栅极分别与反向极值检测模块的第三信号传输端、第二检测电路输出控制接口CON2、第十NMOS管Mn10的栅极及第七PMOS管Mp7的栅极连接，第四NMOS管Mn4的源极与第四PMOS管Mp4的漏极连接，第五NMOS管Mn5的源极分别与CMOS压电同步电荷提取采集接口电路所在的集成电路衬底Sub及第六NMOS管Mn6的源极连接，第五NMOS管Mn5的漏极分别与外接电感接口LPIN、第七NMOS管Mn7的源极、第六NMOS管Mn6的栅极及第八NMOS管Mn8的源极连接，第七NMOS管Mn7的漏极分别与第九NMOS管Mn9的漏极及第七PMOS管Mp7的源极连接，第八NMOS管Mn8的漏极分别与第八PMOS管Mp8的源极及第十NMOS管Mn10的漏极连接，正向极值检测电路的第四信号传输端与第一电容检测接口CDET1连接，反向极值检测电路的第四信号传输端与第二电容检测接口CDET2连接，第三NMOS管Mn3的衬底、第四NMOS管Mn4的衬底、第七NMOS管Mn7的衬底、第八NMOS管Mn8的衬底、第九NMOS管Mn9的衬底及第十NMOS管Mn10的衬底均采用深N阱工艺与集成电路衬底Sub隔离。

正向极值检测模块包括第一NMOS管Mn1、第一PMOS管Mp1、第五PMOS管Mp5、第一检测电容C1和第一下拉电阻Rdp1，反向极值检测模块包括第二NMOS管Mn2、第二PMOS管Mp2、第六PMOS管Mp6、第二检测电容C2和第二下拉电阻Rdp2，第一NMOS管Mn1的源极分别与第一PMOS管Mp1的源极、第五PMOS管Mp5的栅极、第三NMOS管Mn3的漏极、第二NMOS管Mn2的栅极及第二检测电容C2的一端连接，第一NMOS管Mn1的栅极分别与第一检测电容C1的一端、第一压电元件连接接口PZT1、第二NMOS管Mn2的源极、第二PMOS管Mp2的源极及第六PMOS管Mp6的栅极连接，第一NMOS管Mn1的漏极分别与第一PMOS管Mp1的栅极、第一PMOS管Mp1的漏极、第五PMOS管Mp5的源极、第一检测电容C1的另一端、第二NMOS管Mn2的源极及第一电容检测接口CDET1连接，第五PMOS管Mp5的漏极分别与第一检测电路输出控制接口CON1及第一下拉电阻Rdp1的一端连接，第一下拉电阻Rdp1的另一端与接地端口GND连接，第二NMOS管Mn2的漏极分别与第二PMOS管Mp2的栅极、第二PMOS管Mp2的漏极、第六PMOS管Mp6的源极、第二检测电容C2的另一端及第二电容检测接口CDET2连接，第六PMOS管Mp6的漏极分别与第二检测电路输出控制接口CON2及第二下拉电阻Rdp2的一端连接，第二下拉电阻Rdp2的另一端与接地端口GND连接，第一NMOS管Mn1的衬底及第二NMOS管Mn2的衬底均采用深N阱工艺与集成电路衬底Sub隔离。

以上实施例的详细工作原理如下：

第二压电元件连接接口PZT2与第一压电元件连接接口PZT1分别与压电元件PZT的两端连接，在第二压电元件连接接口PZT2的电压Vpzt2大于第一压电元件连接接口PZT1的电压Vpzt1的正向振动半周期内，电路的各个部分工作状态变化如下：正向极值检测模块中，由于第一NMOS管Mn1的栅极的电平与第一压电元件连接接口PZT1的电平相同，所以第一NMOS管Mn1处于关闭状态，由于第一NMOS管Mn1的衬底与第一NMOS管Mn1的漏极之间存在寄生二极管，当第二压电元件连接接口PZT2的电压Vpzt2比第一压电元件连接接口PZT1的电压Vpzt1高出一个二极管压降VD时，该寄生二极管导通，第二压电元件连接接口PZT2通过第一NMOS管Mn1的寄生二极管对第一检测电容C1充电，使第一电容检测接口CDET1的电平跟随着Vpzt2的增加而增加，其电压VCDET1=Vpzt2-VD。当压电元件PZT振动到正向极值位置时，Vpzt2达到最大值，过了正向极值位置后Vpzt2开始下降，而VCDET1保持不变，当Vpzt2下降到比VCDET1还要低一个PMOS管导通阈值电压Vthp的时候，Vpzt2=VCDET1-Vthp，第五PMOS管Mp5导通，将电压VCDET1传输至第一检测电路输出控制接口CON1，为下一级正反极值互锁开关提供开启信号，从而完成同步电荷的提取，其中第一PMOS管Mp1是利用其寄生二极管将在第一检测电容C1内存储的电荷也提取到电感中。在这正向振动半周期中，由于第二NMOS管Mn2的栅极的电平与第二压电元件连接接口PZT2的电平相同，所以第二NMOS管Mn2处于导通状态，导通电阻很小，可以等效的认为第二检测电容C2直接与压电元件内部等效电容并联，由于不存在二极管压降，因此可以更完整的提取第二检测电容C2中的能量。

在第一压电元件连接接口PZT1脚电压Vpzt1大于第二压电元件连接接口PZT2电压Vpzt2的反向振动半周期内，电路的各个部分工作状态变化如下：由于第二NMOS管Mn2的栅极的电平与第二压电元件连接接口PZT2的电平相同，所以第二NMOS管Mn2处于关闭状态，由于第二NMOS管Mn2的衬底与第二NMOS管Mn2的漏极之间存在寄生二极管，当第一压电元件连接接口PZT1的电压Vpzt1比第二压电元件连接接口PZT2的电压Vpzt2高出一个二极管压降VD时，该寄生二极管导通，第一压电元件连接接口PZT1通过第二NMOS管Mn2的寄生二极管对第二检测电容C2充电，使第二电容检测接口CDET2的电平跟随着Vpzt1的增加而增加，其电压VCDET2=Vpzt1-VD；当压电元件PZT振动到反向极值位置时，Vpzt1达到最大值，当压电元件PZT振动过了反向极值位置后Vpzt1开始下降，而VCDET2保持不变，当Vpzt1下降到比VCDET2还要低一个PMOS导通阈值电压Vthp的时候，Vpzt1=VCDET2-Vthp，第六PMOS管Mp6导通，将电压VCDET2传输至第二检测电路输出控制端口，为下一级正反极值互锁开关提供开启信号，从而完成同步电荷的提取，其中第二PMOS管Mp2是利用其寄生二极管将在第二检测电容C2内存储的电荷也提取到电感中；在正向极值检测模块中，由于第一NMOS管Mn1的栅极与第一压电元件连接接口PZT1的电平相同，所以第一NMOS管Mn1处于导通状态，导通电阻很小，可以等效的认为第一检测电容C1直接与压电元件内部等效电容并联，由于不存在二极管压降，所以可以更完整的提取第一检测电容C1中的能量。

正反极值互锁开关中第三NMOS管Mn3、第九NMOS管Mn9和第八PMOS管Mp8是一组，第四NMOS管Mn4、第十NMOS管Mn10和第七PMOS管Mp7是另一组；当正向极值检测模块检测到正向极值后，输出一个高电平到第一检测电路输出控制接口CON1，驱动第三NMOS管Mn3、第九NMOS管Mn9导通，第八PMOS管Mp8关闭，此时由于第二检测电路输出控制接口CON2在下拉电阻作用下一直保持低电平，所以第四NMOS管Mn4和第十NMOS管Mn10关闭，第七PMOS管Mp7导通。其中第九NMOS管Mn9和第七PMOS管Mp7构成的传输门同时导通，解决了NMOS管在传输第二压电元件连接接口PZT2的低电压时的电压损失问题；当反向极值检测模块检测到反向极值后，输出一个高电平到第二检测电路输出控制接口CON2，驱动第四NMOS管Mn4、第十NMOS管Mn10导通，第七PMOS管Mp7关闭，此时由于第一检测电路输出控制接口CON1在下拉电阻的作用下一直保持低电平，所以第三NMOS管Mn3、第九NMOS管Mn9关闭，第八PMOS管Mp8导通。其中第十NMOS管Mn10和第八PMOS管Mp8构成的传输门同时导通，解决了NMOS管在传输第一压电元件连接接口PZT1的低电压时的电压损失问题。

正反方向振动自动切换开关中第三PMOS管Mp3和第七NMOS管Mn7为一组，第四PMOS管Mp4和第八NMOS管Mn8为另一组；在第二压电元件连接接口PZT2的电压Vpzt2大于第一压电元件连接接口PZT1的电压Vpzt1的正向振动半周期内，当两端压差大于MOS管阈值电压后，第三PMOS管Mp3和第七NMOS管Mn7导通，第四PMOS管Mp4和第八NMOS管Mn8截止；当在压电元件PZT的第一压电元件连接接口PZT1的电压Vpzt1大于第二压电元件连接接口PZT2的电压Vpzt2的反向振动半周期内，当两端压差大于MOS管阈值电压后，第四PMOS管Mp4和第八NMOS管Mn8导通，第三PMOS管Mp3和第七NMOS管Mn7截止。

整体电路对压电振动能量的提取过程分成两个阶段，在每个阶段中外接电感接口LPIN和接地端口GND两端的电位是有高低变化的，在第一个阶段，压电元件PZT内部的等效电容和电感L构成LC谐振，接地端口GND的电位和压电元件PZT内部的等效电容的电压相等，所以接地端口GND的电平高于外接电感接口LPIN的电平，当压电元件PZT内部的等效电容的内部电荷提取完成后，进入第二个阶段，由于电感L要保持原先的电流，而原先回路断开，只能产生感应电动势经过续流二极管D1进行续流，此时外接电感接口LPIN的电平要高于接地端口GND的电平；动态衬底电平选择电路的功能是始终选择外接电感接口LPIN和接地端口GND中电平最低的一个接口与集成电路衬底Sub短接，以防止电路中的深N阱所包围的NMOS管的衬底和集成电路衬底Sub导通，而无法单独根据其源极和栅极上的电位差来正常工作。

当完成LC谐振能量提取后，第一压电元件连接接口PZT1与第二压电元件连接接口PZT2两端的电压差已经为零，而第三PMOS管Mp3、第七NMOS管Mn7、第四PMOS管Mp4和第八NMOS管Mn8都有寄生二极管的存在，可以继续保持原先的导通和关闭状态，使LC谐振继续进行，将电感L内的一部分能量反向充电回到内部检测电容内部，作为下一次提取的基础电荷“种子”；由于谐振频率比外部振荡频率高很多，使内部电容快速反向积累电荷，从而快速完成组合开关的状态切换，并进入另外半个振动周期的能量积累和提取过程，增加电荷积累的时间和电平高度，因此提高了能量提取的效率。

由于第一下拉电阻Rdp1和第二下拉电阻Rdp2通常阻值较大，而第一检测电容C1和第二检测电容C2均为较小的片内电容，实际应用时，根据不同的压电元件或者机构的性能，可以参考图2所示的外部测试电路图对下拉电阻进行并联外部电阻来减小下拉电阻值，或者通过并联外部检测电容来增加电容值。

Claims (2)

1.一种自供电CMOS压电振动能量采集器，其特征在于包括CMOS压电同步电荷提取采集接口电路和续流储能电路，所述的CMOS压电同步电荷提取采集接口电路采用集成电路形式封装，所述的CMOS压电同步电荷提取采集接口电路上设置有第一检测电路输出控制接口、第二检测电路输出控制接口、第一压电元件连接接口、第二压电元件连接接口、第一电容检测接口、第二电容检测接口、外接电感接口和接地端口，所述的第一压电元件连接接口用于与压电元件的一端连接，所述的第二压电元件连接接口用于与压电元件的另一端连接，所述的续流储能电路包括续流二极管、电感和储能电容，所述的外接电感接口分别与所述的续流二极管的正极及所述的电感的一端连接，所述的续流二极管的负极与所述的储能电容的正端连接，所述的储能电容的正端用于对外部用电设备提供电压，所述的储能电容的负端、所述的电感的另一端及所述的接地端口均接地，所述的CMOS压电同步电荷提取采集接口电路包括正向极值检测模块、反向极值检测模块、正反极值互锁开关、正反方向振动自动切换开关和动态衬底电平选择模块，所述的正反极值互锁开关包括第三NMOS管、第四NMOS管、第九NMOS管、第十NMOS管、第七PMOS管和第八PMOS管，所述的正反方向振动自动切换开关包括第七NMOS管、第八NMOS管、第三PMOS管和第四PMOS管，所述的动态衬底电平选择模块包括第五NMOS管和第六NMOS管，所述的第三NMOS管的漏极分别与所述的正向极值检测模块的第一信号传输端、所述的反向极值检测模块的第二信号传输端、所述的第七NMOS管的栅极、所述的第四PMOS管的栅极、所述的第十NMOS管的源极、所述的第八PMOS管的漏极、所述的第二压电元件连接接口及所述的压电元件的一端连接，所述的第三NMOS管的栅极分别与所述的正向极值检测模块的第三信号传输端、所述的第九NMOS管的栅极、所述的第八PMOS管的栅极及所述的第一检测电路输出控制接口连接，所述的第三NMOS管的源极与所述的第三PMOS管的漏极连接，所述的第三PMOS管的栅极分别与所述的第一压电元件连接接口、所述的压电元件的另一端、所述的第九NMOS管的源极、所述的第七PMOS管的漏极、所述的正向极值检测模块的第二信号传输端、所述的第四NMOS管的漏极、所述的反向极值检测模块的第一信号传输端及所述的第八NMOS管的栅极连接，所述的第三PMOS管的源极分别与所述的第五NMOS管的栅极、所述的接地端口、所述的第六NMOS管的漏极及所述的第四PMOS管的源极连接，所述的第四NMOS管的栅极分别与所述的反向极值检测模块的第三信号传输端、所述的第二检测电路输出控制接口、所述的第十NMOS管的栅极及所述的第七PMOS管的栅极连接，所述的第四NMOS管的源极与所述的第四PMOS管的漏极连接，所述的第五NMOS管的源极分别与所述的CMOS压电同步电荷提取采集接口电路所在的集成电路衬底及所述的第六NMOS管的源极连接，所述的第五NMOS管的漏极分别与所述的外接电感接口、所述的第七NMOS管的源极、所述的第六NMOS管的栅极及所述的第八NMOS管的源极连接，所述的第七NMOS管的漏极分别与所述的第九NMOS管的漏极及所述的第七PMOS管的源极连接，所述的第八NMOS管的漏极分别与所述的第八PMOS管的源极及所述的第十NMOS管的漏极连接，所述的正向极值检测电路的第四信号传输端与所述的第一电容检测接口连接，所述的反向极值检测电路的第四信号传输端与所述的第二电容检测接口连接，所述的第三NMOS管的衬底、所述的第四NMOS管的衬底、所述的第七NMOS管的衬底、所述的第八NMOS管的衬底、所述的第九NMOS管的衬底及所述的第十NMOS管的衬底均采用深N阱工艺与所述的集成电路衬底隔离。

2.根据权利要求1所述的一种自供电CMOS压电振动能量采集器，其特征在于所述的正向极值检测模块包括第一NMOS管、第一PMOS管、第五PMOS管、第一检测电容和第一下拉电阻，所述的反向极值检测模块包括第二NMOS管、第二PMOS管、第六PMOS管、第二检测电容和第二下拉电阻，所述的第一NMOS管的源极分别与所述的第一PMOS管的源极、所述的第五PMOS管的栅极、所述的第三NMOS管的漏极、所述的第二NMOS管的栅极及所述的第二检测电容的一端连接，所述的第一NMOS管的栅极分别与所述的第一检测电容的一端、所述的第一压电元件连接接口、所述的第二NMOS管的源极、所述的第二PMOS管的源极及所述的第六PMOS管的栅极连接，所述的第一NMOS管的漏极分别与所述的第一PMOS管的栅极、所述的第一PMOS管的漏极、所述的第五PMOS管的源极、所述的第一检测电容的另一端、所述的第二NMOS管的源极及所述的第一电容检测接口连接，所述的第五PMOS管的漏极分别与所述的第一检测电路输出控制接口及所述的第一下拉电阻的一端连接，所述的第一下拉电阻的另一端与所述的接地端口连接，所述的第二NMOS管的漏极分别与所述的第二PMOS管的栅极、所述的第二PMOS管的漏极、所述的第六PMOS管的源极、所述的第二检测电容的另一端及所述的第二电容检测接口连接，所述的第六PMOS管的漏极分别与所述的第二检测电路输出控制接口及所述的第二下拉电阻的一端连接，所述的第二下拉电阻的另一端与所述的接地端口连接，所述的第一NMOS管的衬底及所述的第二NMOS管的衬底均采用深N阱工艺与所述的集成电路衬底隔离。