CN204695388U - 一种快件与箱格匹配装置 - Google Patents

Abstract

本实用新型公开了一种快件与箱格匹配装置，包括扫描模块、控制模块和显示模块，扫描模块获取快件的条码信息，控制模块根据所述条码信息获取快件的待投放小区，并根据待投放小区获取待投放箱格的状态，显示模块显示待投放箱格的状态。本实用新型通过所述快件与箱格匹配装置，实现了快递员在派件之前了解空闲箱格情况，提高了派件地效率。

Description

一种快件与箱格匹配装置

技术领域

本实用新型涉及快递设备领域，特别涉及一种快件与箱格匹配装置。

背景技术

现代智能快递已经慢慢渗透到人们的生活中，快递员无需等待用户来取快递，只需将快递放入智能投递箱，取件人通过短信验证码在任意方便时间来取快递即可。但是由于现实情况考虑，每个智能快递投递箱设置的点有限，每个点设置的箱格数量有限，并且在快递员派件之前无法得知空闲箱格情况，因此，导致投递效率低下。

实用新型内容

本实用新型提供了一种快件与箱格匹配装置，旨在解决现有的快件与箱格匹配装置在快递员派件之前无法得知空闲箱格情况的技术问题。

本实用新型是这样实现的，一种快件与箱格匹配装置，包括扫描模块、控制模块和显示模块；

所述扫描模块和所述显示模块均与所述控制模块连接；

所述扫描模块获取快件的条码信息，所述控制模块根据所述条码信息获取所述快件的待投放小区，并根据所述待投放小区获取待投放箱格的状态，所述显示模块显示所述待投放箱格的状态。

本实用新型提供的技术方案带来的有益效果是：

从上述本实用新型可知，由于包括扫描模块、控制模块和显示模块，扫描模块获取快件的条码信息，控制模块根据所述条码信息获取快件的待投放小区，并根据待投放小区获取待投放箱格的状态，显示模块显示待投放箱格的状态，因此，实现了快递员在派件之前了解空闲箱格情况，提高了派件地效率。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的快件与箱格匹配装置的一种模块结构图；

图2为本实用新型实施例提供的快件与箱格匹配装置的控制模块和显示模块的示例电路结构图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

本实用新型实施例提供快件与箱格匹配装置的一种结构，如图1所示，其包括扫描模块01、控制模块02和显示模块03；扫描模块01和显示模块03均与控制模块02连接；扫描模块01获取快件的条码信息，控制模块02根据条码信息获取快件的待投放小区，并根据待投放小区获取待投放箱格的状态，显示模块03显示待投放箱格的状态。

如图2所示，控制模块02包括微处理器U1、以太网收发器U2、第一晶振Y1、第二晶振Y2、开关K1、第一连接器J1、第二连接器J2、第三连接器J3、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第一排阻R01、第二排阻R02、第三排阻R03、第四排阻R04、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12以及第十三电阻R13。

微处理器U1的参考电压端VREF+、微处理器U1的模拟供电端VDDA、微处理器的第一供电端VDD_1、微处理器的第二供电端VDD_2、微处理器的第三供电端VDD_3、微处理器的第四供电端VDD_4、微处理器的第五供电端VDD_5、第七电阻R7的第一端、第八电阻R8的第一端、第九电阻R9的第一端、以太网收发器U2的输入输出电源端IOVDD33、以太网收发器U2的模拟电源端AVDD33、第十电阻R10的第一端、第六电容C6的第一端、第七电容C7的第一端、第十二电容C12的第一端、第十三电容C13的第一端、第十四电容C14的第一端、第十一电阻R11的第一端、第十二电阻R12的第一端、第三连接器J3的第二端、第三连接器J3的第五端、第三排阻R03的第一端、第三排阻R03的第二端、第三排阻R03的第三端、第三排阻R03的第四端、第四排阻R04的第一端、第四排阻R04的第二端、第四排阻R04的第三端以及第一连接器J1的第一端均与第一电源VCC连接，微处理器U1的32K晶振输入端OSC32_IN与第二电阻R2的第一端连接，微处理器U1的32K晶振输出端OSC32_OUT与第一电阻R1的第一端连接，微处理器U1的25M晶振输入端OSC_IN与第三电阻R3的第一端、第二晶振Y2的第一端以及第三电容C3的第一端连接，微处理器U1的25M晶振输出端OSC_OUT与第三电阻R3的第二端、第二晶振Y2的第二端以及第四电容C4的第一端连接，微处理器U1的引导端BOOT0与第四电阻R4的第一端连接，微处理器U1的第一输入端PB7和第一连接器J1的第二端为控制模块的第一输入端，微处理器U1的第一输出端PB6和第一连接器J1的第三端为控制模块的第十四输出端，微处理器U1的复位端nRST、第二连接器J2的第三端、开关K1的第一端、第五电容C5的第一端以及第七电阻R7的第一端为控制模块的第二输入端，微处理器U1的第二输入端PA14和第二连接器J2的第四端为控制模块的第三输入端，微处理器U1的第三输入端PA13、第二连接器J2的第五端以及第六电阻R6的第一端为控制模块的第四输入端，微处理器U1的第二输出端PB11与第一排阻R01的第一端连接，微处理器U1的第四输入端PB12与第一排阻R01的第二端连接，微处理器U1的第五输入端PB13与第一排阻R01的第三端连接，微处理器U1的第三输出端PC5与第二排阻R02的第一端连接，微处理器U1的第四输出端PC4与第二排阻R02的第二端连接，微处理器U1的第五输出端PA7与第二排阻R02的第三端和第八电阻R8的第二端连接，微处理器U1的第六输出端PC1与以太网收发器U2的配置时钟端MDC连接，微处理器U1的第七输出端PA2与以太网收发器U2的配置接口端MDIO和第九电阻R9的第二端连接，，微处理器U1的第八输出端PA1与微处理器U1的第九输出端PA8和以太网收发器U2的晶振输入端X1连接，微处理器U1的第十输出端PC9为控制模块的第一输出端，微处理器U1的第十一输出端PC8为控制模块的第二输出端，微处理器U1的第十二输出端PC7为控制模块的第三输出端，微处理器U1的第十三输出端PC6为控制模块的第四输出端，微处理器U1的第十四输出端PD15为控制模块的第五输出端，微处理器U1的第十五输出端PD14为控制模块的第六输出端，微处理器U1的第十六输出端PD13为控制模块的第七输出端，微处理器U1的第十七输出端PD12为控制模块的第八输出端，微处理器U1的第十八输出端PD11为控制模块的第九输出端，微处理器U1的第十九输出端PD10为控制模块的第十输出端，微处理器U1的第二十输出端PD9为控制模块的第十一输出端，微处理器U1的第二十一输出端PD8为控制模块的第十二输出端，微处理器U1的第二十二输出端PB15为控制模块的第十三输出端，以太网收发器U2的以太网信号输出使能端TX_EN与第一排阻R01的第四端连接，以太网收发器U2的以太网信号第一输出端TXD_0与第一排阻R01的第五端连接，以太网收发器U2的以太网信号第二输出端TXD_1与第一排阻R01的第六端连接，以太网收发器U2的以太网信号第一输入端RXD_0与第二排阻R02的第四端连接，以太网收发器U2的以太网信号第二输入端RXD_1与第二排阻R02的第五端连接，以太网收发器U2的以太网信号输入指示端RX_DV与第二排阻R02的第六端连接，以太网收发器U2的电源中断端PWR_DOWN与第十电阻R10的第二端连接，以太网收发器U2的电源反馈第一输入端PFBIN2与以太网收发器U2的电源反馈第二输入端PFBIN1、以太网收发器U2的电源反馈输出端PFBOUT、第八电容C8的第一端、第九电容C9的第一端、第十电容C10的第一端以及第十一电容C11的第一端连接，以太网收发器U2的以太网网络输出正极端TD+、第三排阻R03的第五端以及第三连接器J3的第一端为控制模块的第十五输出端，以太网收发器U2的以太网网络输出负极端TD-、第三排阻R03的第六端以及第三连接器J3的第三端为控制模块的第十六输出端，以太网收发器U2的以太网网络输入正极端RD+、第三排阻R03的第七端以及第三连接器J3的第四端为控制模块的第六输入端，以太网收发器U2的以太网网络输入负极端RD-、第三排阻R03的第八端以及第三连接器J3的第六端为控制模块的第七输入端，以太网收发器U2的LED链接端LED_LINK、第四排阻R04的第四端以及第三连接器J3的第八端为控制模块的第十七输出端，以太网收发器U2的LED速度端LED_SPEED和第四排阻R04的第五端为控制模块的第十八输出端，以太网收发器U2的LED指示端LED_ACT、第四排阻R04的第六端以及第三连接器J3的第十端为控制模块的第十九输出端，以太网收发器U2的偏压电阻端RBIAS与第十三电阻的第一端连接，第一电阻R1的第二端与第一晶振Y1的第一端和第一电容C1的第一端连接，第二电阻R2的第二端与第一晶振Y1的第二端和第二电容C2的第一端连接，第一电容C1的第二端、第二电容C2的第二端、第三电容C3的第二端、第四电容C4的第二端、第四电阻R4的第二端、第一连接器J1的第四端、第二连接器J2的第一端、第二连接器J2的第二端、第五电阻R5的第二端、开关K1的第二端、第五电容C5的第二端、第六电容C6的第二端、第七电容C7的第二端、第八电容C8的第二端、第九电容C9的第二端、第十电容C10的第二端、第十一电容C11的第二端、第十二电容C12的第二端、第十三电容C13的第二端、第十四电容C14的第二端以及第十三电阻R13的第二端共接于电源地，第二连接器J2的第六端和第六电阻R6的第二端为控制模块的第五输入端，第十一电阻R11的第二端和第三连接器J3的第七端为控制模块的第二十输出端，第十二电阻R12的第二端和第三连接器J3的第九端为控制模块的第二十一输出端，第三连接器J3的第二端为控制模块的第二十二输出端，第三连接器J3的第五端为控制模块的第二十三输出端。

具体实施中，微处理器U1的型号可以为STM32F107VC，以太网收发器U2为DP83848CVV。

如图2所示，显示模块为LCD模块U3。

LCD模块U3的读数据端RD为显示模块的第一输入端，LCD模块U3的写数据端WR为显示模块的第二输入端，LCD模块U3的使能端LCDE为显示模块的第三输入端，LCD模块U3的第一数据端P0为显示模块的第四输入端，LCD模块U3的第二数据端P1为显示模块的第五输入端，LCD模块U3的第三数据端P2为显示模块的第六输入端，LCD模块U3的第四数据端P3为显示模块的第七输入端，LCD模块U3的第五数据端P4为显示模块的第八输入端，LCD模块U3的第六数据端P5为显示模块的第九输入端，LCD模块U3的第七数据端P6为显示模块的第十输入端，LCD模块U3的第八数据端P7为显示模块的第十一输入端，LCD模块U3的第一片选端CS1为显示模块的第十二输入端，LCD模块U3的第二片选端CS2为显示模块的第十三输入端，LCD模块U3的电源端VDD与第一电源VCC连接，LCD模块U3的参考端VSS与电源地连接。

具体实施中，LCD模块U3的型号可以为LCD240128。

具体实施中，第一连接器J1的第二端接收扫描模块01发送的快件的条码信息，微处理器U1的第一输入端PB7接收该条码信息，根据条码信息获取快件的待投放小区，将该待投放小区的信息通过微处理器U1的第三输出端PC5和微处理器U1的第四输出端PC4发送至以太网收发器U2，以太网收发器U2的以太网信号第一输入端RXD_0和以太网收发器U2的以太网信号第二输入端RXD_1接收待投放小区的信息，以太网收发器U2的以太网网络输出负极端TD-和以太网收发器U2的以太网网络输出正极端TD+将待投放小区的信息通过以太网络发送给服务器，服务器根据待投放小区的信息将待投放箱格的状态发送至以太网收发器U2，以太网收发器U2的以太网网络输入正极端RD+和以太网收发器U2的以太网网络输入负极端RD-接收待投放箱格的状态，并通过太网收发器U2的以太网信号第一输出端TXD_0和以太网收发器U2的以太网信号第二输出端TXD_1将待投放箱格的状态发送至微处理器U1，微处理器U1的第四输入端PB12和微处理器U1的第五输入端PB13接收待投放箱格的状态，并通过微处理器U1的第十四输出端PD15至微处理器U1的第二十输出端PD9发送至LCD模块U3，LCD模块U3的第一数据端P0至LCD模块U3的第八数据端P7接收待投放箱格的状态，LCD模块U3显示该待投放箱格的状态。

综上所述，本实用新型实施例通过由于包括扫描模块、控制模块和显示模块，扫描模块获取快件的条码信息，控制模块根据条码信息获取快件的待投放小区，并根据待投放小区获取待投放箱格的状态，显示模块显示待投放箱格的状态，因此，实现了快递员在派件之前了解空闲箱格情况，提高了派件地效率。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (3)

1.一种快件与箱格匹配装置，其特征在于，包括扫描模块、控制模块和显示模块；

所述扫描模块和所述显示模块均与所述控制模块连接；

所述扫描模块获取快件的条码信息，所述控制模块根据所述条码信息获取所述快件的待投放小区，并根据所述待投放小区获取待投放箱格的状态，所述显示模块显示所述待投放箱格的状态。

2.如权利要求1所述的快件与箱格匹配装置，其特征在于，所述控制模块包括微处理器、以太网收发器、第一晶振、第二晶振、开关、第一连接器、第二连接器、第三连接器、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容、第十三电容、第十四电容、第一排阻、第二排阻、第三排阻、第四排阻、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻以及第十三电阻；

所述微处理器的参考电压端、所述微处理器的模拟供电端、所述微处理器的第一供电端、所述微处理器的第二供电端、所述微处理器的第三供电端、所述微处理器的第四供电端、所述微处理器的第五供电端、所述第七电阻的第一端、所述第八电阻的第一端、所述第九电阻的第一端、所述以太网收发器的输入输出电源端、所述以太网收发器的模拟电源端、所述第十电阻的第一端、所述第六电容的第一端、所述第七电容的第一端、所述第十二电容的第一端、所述第十三电容的第一端、所述第十四电容的第一端、所述第十一电阻的第一端、所述第十二电阻的第一端、所述第三连接器的第二端、所述第三连接器的第五端、所述第三排阻的第一端、所述第三排阻的第二端、所述第三排阻的第三端、所述第三排阻的第四端、所述第四排阻的第一端、所述第四排阻的第二端、所述第四排阻的第三端以及所述第一连接器的第一端均与第一电源连接，所述微处理器的32K晶振输入端与所述第二电阻的第一端连接，所述微处理器的32K晶振输出端与所述第一电阻的第一端连接，所述微处理器的25M晶振输入端与所述第三电阻的第一端、所述第二晶振的第一端以及所述第三电容的第一端连接，所述微处理器的25M晶振输出端与所述第三电阻的第二端、所述第二晶振的第二端以及所述第四电容的第一端连接，所述微处理器的引导端与所述第四电阻的第一端连接，所述微处理器的第一输入端和所述第一连接器的第二端为所述控制模块的第一输入端，所述微处理器的第一输出端和所述第一连接器的第三端为所述控制模块的第十四输出端，所述微处理器的复位端、所述第二连接器的第三端、所述开关的第一端、所述第五电容的第一端以及所述第七电阻的第一端为所述控制模块的第二输入端，所述微处理器的第二输入端和所述第二连接器的第四端为所述控制模块的第三输入端，所述微处理器的第三输入端、所述第二连接器的第五端以及所述第六电阻的第一端为所述控制模块的第四输入端，所述微处理器的第二输出端与所述第一排阻的第一端连接，所述微处理器的第四输入端与所述第一排阻的第二端连接，所述微处理器的第五输入端与所述第一排阻的第三端连接，所述微处理器的第三输出端与所述第二排阻的第一端连接，所述微处理器的第四输出端与所述第二排阻的第二端连接，所述微处理器的第五输出端与所述第二排阻的第三端和所述第八电阻的第二端连接，所述微处理器的第六输出端与所述以太网收发器的配置时钟端连接，所述微处理器的第七输出端与所述以太网收发器的配置接口端和所述第九电阻的第二端连接，，所述微处理器的第八输出端与所述微处理器的第九输出端和所述以太网收发器的晶振输入端连接，所述微处理器的第十输出端为所述控制模块的第一输出端，所述微处理器的第十一输出端为所述控制模块的第二输出端，所述微处理器的第十二输出端为所述控制模块的第三输出端，所述微处理器的第十三输出端为所述控制模块的第四输出端，所述微处理器的第十四输出端为所述控制模块的第五输出端，所述微处理器的第十五输出端为所述控制模块的第六输出端，所述微处理器的第十六输出端为所述控制模块的第七输出端，所述微处理器的第十七输出端为所述控制模块的第八输出端，所述微处理器的第十八输出端为所述控制模块的第九输出端，所述微处理器的第十九输出端为所述控制模块的第十输出端，所述微处理器的第二十输出端为所述控制模块的第十一输出端，所述微处理器的第二十一输出端为所述控制模块的第十二输出端，所述微处理器的第二十二输出端为所述控制模块的第十三输出端，所述以太网收发器的以太网信号输出使能端与所述第一排阻的第四端连接，所述以太网收发器的以太网信号第一输出端与所述第一排阻的第五端连接，所述以太网收发器的以太网信号第二输出端与所述第一排阻的第六端连接，所述以太网收发器的以太网信号第一输入端与所述第二排阻的第四端连接，所述以太网收发器的以太网信号第二输入端与所述第二排阻的第五端连接，所述以太网收发器的以太网信号输入指示端与所述第二排阻的第六端连接，所述以太网收发器的电源中断端与所述第十电阻的第二端连接，所述以太网收发器的电源反馈第一输入端与所述以太网收发器的电源反馈第二输入端、所述以太网收发器的电源反馈输出端、所述第八电容的第一端、所述第九电容的第一端、所述第十电容的第一端以及所述第十一电容的第一端连接，所述以太网收发器的以太网网络输出正极端、所述第三排阻的第五端以及所述第三连接器的第一端为所述控制模块的第十五输出端，所述以太网收发器的以太网网络输出负极端、所述第三排阻的第六端以及所述第三连接器的第三端为所述控制模块的第十六输出端，所述以太网收发器的以太网网络输入正极端、所述第三排阻的第七端以及所述第三连接器的第四端为所述控制模块的第六输入端，所述以太网收发器的以太网网络输入负极端、所述第三排阻的第八端以及所述第三连接器的第六端为所述控制模块的第七输入端，所述以太网收发器的LED链接端、所述第四排阻的第四端以及所述第三连接器的第八端为所述控制模块的第十七输出端，所述以太网收发器U2的LED速度端和所述第四排阻的第五端为所述控制模块的第十八输出端，所述以太网收发器的LED指示端、所述第四排阻的第六端以及所述第三连接器的第十端为所述控制模块的第十九输出端，所述以太网收发器的偏压电阻端与所述第十三电阻的第一端连接，所述第一电阻的第二端与所述第一晶振的第一端和所述第一电容的第一端连接，所述第二电阻的第二端与所述第一晶振的第二端和所述第二电容的第一端连接，所述第一电容的第二端、所述第二电容的第二端、所述第三电容的第二端、所述第四电容的第二端、所述第四电阻的第二端、所述第一连接器的第四端、所述第二连接器的第一端、所述第二连接器的第二端、所述第五电阻的第二端、所述开关的第二端、所述第五电容的第二端、所述第六电容的第二端、所述第七电容的第二端、所述第八电容的第二端、所述第九电容的第二端、所述第十电容的第二端、所述第十一电容的第二端、所述第十二电容的第二端、所述第十三电容的第二端、所述第十四电容的第二端以及所述第十三电阻的第二端共接于电源地，所述第二连接器的第六端和所述第六电阻的第二端为所述控制模块的第五输入端，所述第十一电阻的第二端和所述第三连接器的第七端为所述控制模块的第二十输出端，所述第十二电阻的第二端和所述第三连接器的第九端为所述控制模块的第二十一输出端，所述第三连接器的第二端为所述控制模块的第二十二输出端，所述第三连接器的第五端为所述控制模块的第二十三输出端。

3.如权利要求2所述的快件与箱格匹配装置，其特征在于，所述显示模块为LCD模块；

LCD模块的读数据端为所述显示模块的第一输入端，所述LCD模块的写数据端为所述显示模块的第二输入端，所述LCD模块的使能端为所述显示模块的第三输入端，所述LCD模块的第一数据端为所述显示模块的第四输入端，所述LCD模块的第二数据端为所述显示模块的第五输入端，所述LCD模块的第三数据端为所述显示模块的第六输入端，所述LCD模块的第四数据端为所述显示模块的第七输入端，所述LCD模块的第五数据端为所述显示模块的第八输入端，所述LCD模块的第六数据端为所述显示模块的第九输入端，所述LCD模块的第七数据端为所述显示模块的第十输入端，所述LCD模块的第八数据端为所述显示模块的第十一输入端，所述LCD模块的第一片选端为所述显示模块的第十二输入端，所述LCD模块的第二片选端为所述显示模块的第十三输入端，所述LCD模块的电源端与所述第一电源连接，所述LCD模块的参考端与所述电源地连接。