CN204578362U - Dc-dc升压模块过压保护电路 - Google Patents

Abstract

本实用新型公开了一种DC-DC升压模块过压保护电路，包括PMOS管M1-M4、M13-M15，NMOS管M5-M12，电容C1、C2、C_BST、C_GD4，电阻R1-R5，二极管D1以及比较器CMP。本实用新型通过外接的片外大电容和LDO结构产生一个可以周期性切换的升压电源BST，同时线性采样BST-SW电压变化情况，通过一个迟滞比较器和相关控制电路，实现对BST-SW的过压保护。本实用新型可以广泛应用于N型MOSFET功率管的DC-DC设计方案中，电路架构简单，工艺易于实现，降低了DC-DC变换器的使用成本，安全可靠。

Description

DC-DC升压模块过压保护电路

技术领域

本实用新型涉及一种应用到DC-DC变换器中，用于产生一个比SW信号高5V的升压电压源BST，以及该电压的过压保护技术，属于目前应用比较广泛的N型MOSFET作为功率管的技术应用领域。

背景技术

随着便携式电子产品的快速发展，市场对高性能的DC-DC电源管理芯片的需求更加广泛，竞争也更加激烈，高性价比的DC-DC芯片成为热门。出于成本考虑和目前的工艺水平，在大多数DC-DC设计方案中，开关管通常采用N型MOSFET高压功率管。相比于P型MOSFET功率管，采用N型MOSFET作为功率管的DC-DC，实现同样的导通电阻，芯片面积有很大节省。

对于N型MOSFET功率管的DC-DC，必须要提供一个比SW电压(上功率管的源端电压)高5V左右的栅电压才能充分保证功率管工作在深度线性区，因此，设计一个升压模块必不可少，升压源BST等于(SW+5)V。通常SW电压近似在GND和IN电压之间切换，BST电压也必须随着SW电压切换，并且始终保持一个5V左右的升压。

实用新型内容

本实用新型的目的是针对N型MOSFET作功率管的DC-DC变换器，提供一个用于驱动上功率管的栅电压的升压电压源(升压模块)以及保护该升压源的过压保护电路。本实用新型可以广泛应用于N型MOSFET功率管的DC-DC设计方案中，电路架构简单，工艺易于实现，降低开发成本，可靠性高。

本实用新型的技术方案如下：

一种DC-DC升压模块过压保护电路，包括PMOS管M1-M4、M13-M15，NMOS管M5-M12，电容C1、C2、C_BST、C_GD4，电阻R1-R5，二极管D1以及比较器CMP；

PMOS管M14和PMOS管M13的源极接信号输入端，PMOS管M14和PMOS管M13的栅极共接于PMOS管M14的漏极和NMOS管M11的漏极， PMOS管M13的漏极与NMOS管M12的漏极相连，NMOS管M11和NMOS管M12的栅极接正电压，NMOS管M11的源极与NMOS管M9的漏极相连，NMOS管M12的源极与NMOS管M10的漏极相连，NMOS管M10的栅极接2.4V基准，NMOS管M9和NMOS管M10的源极共接于NMOS管M8的漏极，NMOS管M8和NMOS管M7的栅极接偏置电压，NMOS管M8和NMOS管M7的源极接公共地端，NMOS管M7的漏极与NMOS管M6的源极相连，NMOS管M6的漏极共接于电阻R4的一端和PMOS管M15的栅极，电阻R4的另一端和PMOS管M15的源极接信号输入端，PMOS管M15的漏极共接于PMOS管M13的漏极、NMOS管M12的漏极以及PMOS管M3的栅极，PMOS管M3的源极接信号输入端，PMOS管M3的漏极与二极管D1的正极相连，二极管D1的负极共接于PMOS管M1的源极和PMOS管M2的源极，PMOS管M1和PMOS管M2的栅极共接于PMOS管M1的漏极和电阻R1的一端，电阻R1的另一端与PMOS管M4的栅极相连，PMOS管M4的源极与PMOS管M2的漏极相连，PMOS管M4的漏极与NMOS管M5的漏极相连，NMOS管M5的栅极接正电压，NMOS管M5的源极共接于NMOS管M9的栅极和电阻R3的一端，电阻R3的另一端与电阻R2的一端和电阻R5的一端相连，电阻R2的另一端接公共地端，电阻R5的另一端接比较器CMP的第一输入端，比较器CMP的第二和第三输入端分别接第一参考电压和第二参考电压，比较器CMP的输出端与NMOS管M6的栅极相连，电容C_BST连接在二极管D1的负极和PMOS管M4的栅极之间，并在两端产生BST-SW电压；电容C_GD4连接在PMOS管M4的栅极和漏极之间，电容C1连接在NMOS管M5的源极和公共地端之间，电容C2连接在比较器CMP的第一输入端和公共地端之间。

本实用新型的有益技术效果是：

本实用新型通过外接的片外大电容和LDO结构产生一个可以周期性切换的升压电源BST，同时线性采样BST-SW电压变化情况，通过一个迟滞比较器和相关控制电路，可实现对BST-SW的过压保护。本实用新型结构简单，降低了DC-DC变换器的使用成本，安全可靠。

本实用新型的优点将在下面具体实施方式部分的描述中给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

图1是本实用新型的电路原理图。

图2是SW切换时，CGD4电容耦合效益引起VD4变化示意图。

图3是增加滤波电容C1，VD4随SW变化示意图。

图4是没有过压保护与有过压保护情况下，BST-SW仿真结果对照图。

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步说明。

图1为BST电压及过压保护电路原理图。该电路分为两部分，其一是BST电压产生模块，等效LDO结构；其二是过压保护电路，用于保护BST-SW，使其不超过最大限制的相关控制电路，由图1中虚线框所示电路和比较器CMP构成。本电路的应用环境和负载有两点特殊之处。首先，输入电压相对5V属于高压输入，而其他相关电压量则工作在低压状态，因此，整个电路分成了高压部分和低压部分，必须通过工艺厂提供的高压器件(源漏耐压超过5V)来实现高压和低压之间的转换。其次，SW为BST所接负载的相对地电位，DC-DC正常工作时，SW在IN和GND之间周期性切换。

BST电压设计思路：BST是一个相对SW始终保持5V升压的电压量，在BST和SW之间串接一个大的片外电容C_BST(100nF量级)，利用电容电端电压不能突变这一特性，就可以造出一个5V的BST-SW电压差。BST-SW电压的控制成为本设计的难点，对该电压差进行过压保护以及欠压锁定是关键。

如图1所示，BST电压产生模块可等效为LDO。该LDO的前级运放由N输入的五管差分对M8、M9、M10、M13、M14构成，尾电流管M8和输入对管M9、M10为低压NMOS，负载管为高压P型器件，为实现高低压的隔离，NMOS输入对管M9、M10上面串联了高压N型器件M11、M12，一方面保护下面的低压器件，另一方面，从电路角度等效为casecode输入对管结构，有助于提高前级放大器跨导。前级运放的输出直接驱动高压P型功率管M3，功率管M3通过起整流作用的二极管D1输出给电容C_BST充电，产生BST-SW电压。针对输出电压BST随SW周期性切换的特殊情况，该LDO的反馈部分不能采用简单的电阻分压器结构来实现环路控制，本实用新型采样部分的设计思路为：先输出电压量转换为电流量，然后通过电流镜结构拷贝该电流，最后再将电流量通过电阻分压器转换为电压量反馈给运放输入端，实现整个LDO的闭环控制。

采样反馈电路实现形式为：通过在BST和SW之间串联电阻R1和二极管形式链接的P管M2，将BST-SW电压量转换为电流量，电流镜M1线性拷贝 该电流量，M1、M2和R1工作在高电位状态，拷贝出的电流流过P型高压器件M4和N型高压器件M5实现高低压隔离，最后通过低压部分的电阻分压器流回地，同时产生相应的电压，反馈给运放输入端，构成闭环。M5有两点关键作用：一方面，把M5源端电位嵌为在VCC-V_TH以下，另一方面，M5工作在深度线性区，漏端电压近似跟随源端电压，从BST到地的大部分电压降由M4分去。另外，高压器件寄生电容比较明显，M4的栅漏寄生电容C_GD4在SW切换时会有较强的电容耦合效应，使得M5漏端电压V_D4在SW为高和低时有明显区别。如图2所示，SW向上跳变时，V_D4有向上的短暂尖峰跳变，然后逐渐下降至V_2d4(2.4V基准)附近，同样的，SW向下跳变时，V_D4有向下的短暂尖峰跳变，然后逐渐上升至V_2d4附近。

如图1所示，在电路中增加滤波电容C1可以解决V_D4出现尖峰跳变的问题。C1和C_GD4等效串联在SW和GND之间，根据电容串联分压原理可知，只要保证C1的电容值比C_GD4电容值大一定值(两个数量级)，就可以充分过滤掉V_D4尖峰电压。添加滤波电容C1之后，V_D4随SW变化示意图如图3所示，尖峰电压被滤掉，但是，对应SW分别为高和低时，V_D4也会出现相对的高低两种状态。

本电路的LDO并不是持续给负载端提供电流，而是根据SW的切换，阶段性输出电流。在SW等于地电位时，LDO正常工作，二极管D1正向导通，给负载大电容C_BST充电，在SW等于输入电压IN时，BST电压比IN高5V，输出电压高于输入电压，LDO不工作，同时二极管D1反向截止防止电流从BST流向IN，负载大电容C_BST给其他负载提供电流。在SW周期性切换时，保证BST-SW维持在5V的前提是每个周期内C_BST的充电等于放电，否则，BST-SW就会欠充或者过充。在该电路实际应用时，BST-SW会有较为明显的过充现象，如果不加以保护，很可能过压损坏后级负载电路。

为解决BST-SW的过充问题，本实用新型采用过压保护电路。

如图1所示，在不考虑寄生电容C_GD4情况下，采样反馈电路中电阻R2、R3两端的电压差能够线性跟随BST-SW变化，设R2两端的电压差为V_R2，满足以下等式：

$V_{R2}=\frac{(V_{BST}-V_{SW})-V_{GS2}}{R_1}\×k\×R_2---\left(1\right)$

V_GS2表示M2的栅漏电压，取正值，当M2的宽长比足够大时(20倍)，V_GS2 基本不随BST-SW变化，k为电流镜拷贝系数。考虑寄生电容C_GD4时，实际的V_R2在等式(1)所确定的理想值附近变化，变化情况与图3所示的V_D4变化情况一致。

如图1所示，由电阻R5和电容C2构成的RC滤波器，对V_R2进行进一步的滤波处理，等效于对V_R2取平均值，能够得到一个接近V_R2理想值的采样量V_S，V_S作为后面迟滞比较器的输入端。

过压保护电路的工作原理为：把V_S输入给比较器CMP，比较器CMP具有迟滞特性，正向扫描V_S对应的比较阈值为参考电压VREF1，反向扫描V_S对应的比较阈值为参考电压VREF2，VREF1和VREF2分别决定BST-SW过充时，BST最大值和最小值。比较器输出为CTL，V_S大于VREF1对应CTL为高，开关管M6开启，通过相关控制关断LDO功率管M3，大电容C_BST的充电过程被关断，BST-SW逐渐下降，V_S降至VREF2时，触发比较器CMP翻转CTL重新跳低，C_BST充电恢复，BST-SW逐渐上升。随着SW的周期性切换，BST-SW将在设定的上下阈值范围内周期性上升和下降，保持在一个相对安全的电压范围内工作。

图4是没有过压保护和有过压保护情况下，BST-SW仿真结果对照图。第一条曲线表示没有采取过压保护对应的仿真结果，很明显，BST-SW电压在持续升高，第二条曲线表示增加过压保护电路后的仿真结果，BST-SW电压会在设定的阈值范围内调整。

以上所述的仅是本实用新型的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的基本构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。

Claims (1)

1.一种DC-DC升压模块过压保护电路，其特征在于，包括PMOS管M1-M4、M13-M15，NMOS管M5-M12，电容C1、C2、C_BST、C_GD4，电阻R1-R5，二极管D1以及比较器CMP；

PMOS管M14和PMOS管M13的源极接信号输入端，PMOS管M14和PMOS管M13的栅极共接于PMOS管M14的漏极和NMOS管M11的漏极，PMOS管M13的漏极与NMOS管M12的漏极相连，NMOS管M11和NMOS管M12的栅极接正电压，NMOS管M11的源极与NMOS管M9的漏极相连，NMOS管M12的源极与NMOS管M10的漏极相连，NMOS管M10的栅极接2.4V基准，NMOS管M9和NMOS管M10的源极共接于NMOS管M8的漏极，NMOS管M8和NMOS管M7的栅极接偏置电压，NMOS管M8和NMOS管M7的源极接公共地端，NMOS管M7的漏极与NMOS管M6的源极相连，NMOS管M6的漏极共接于电阻R4的一端和PMOS管M15的栅极，电阻R4的另一端和PMOS管M15的源极接信号输入端，PMOS管M15的漏极共接于PMOS管M13的漏极、NMOS管M12的漏极以及PMOS管M3的栅极，PMOS管M3的源极接信号输入端，PMOS管M3的漏极与二极管D1的正极相连，二极管D1的负极共接于PMOS管M1的源极和PMOS管M2的源极，PMOS管M1和PMOS管M2的栅极共接于PMOS管M1的漏极和电阻R1的一端，电阻R1的另一端与PMOS管M4的栅极相连，PMOS管M4的源极与PMOS管M2的漏极相连，PMOS管M4的漏极与NMOS管M5的漏极相连，NMOS管M5的栅极接正电压，NMOS管M5的源极共接于NMOS管M9的栅极和电阻R3的一端，电阻R3的另一端与电阻R2的一端和电阻R5的一端相连，电阻R2的另一端接公共地端，电阻R5的另一端接比较器CMP的第一输入端，比较器CMP的第二和第三输入端分别接第一参考电压和第二参考电压，比较器CMP的输出端与NMOS管M6的栅极相连，电容C_BST连接在二极管D1的负极和PMOS管M4的栅极之间，并在两端产生BST-SW电压；电容C_GD4连接在PMOS管M4的栅极和漏极之间，电容C1连接在NMOS管M5的源极和公共地端之间，电容C2连接在比较器CMP的第一输入端和公共地端之间。