CN204392207U - 陷波滤波器 - Google Patents

Abstract

一种陷波滤波器，它具有对整机进行控制的FPGA电路；显示电路，该电路的输入端接FPGA电路；Flash电路，该电路与FPGA电路相连；滤波电路，该电路的输入端接FPGA电路；本实用新型电路简单、调试方便、提高了控制精度、提高了滤波效果，可应用于陷波滤波器。

Description

陷波滤波器

技术领域

本实用新型属于信号处理设备或装置技术领域，具体涉及到陷波滤波器。

背景技术

滤波是信号处理中的一个重要概念，是信号处理及通信领域中必不可少的重要部分。滤波电路常用于电路设计的信号调理部分，在调理电路部分，微弱的有效信号，常常包含各种噪声等杂波成分，要想将有用的信号从电信号中提取出来，那么滤波的电路就至关重要了，常用的滤波电路多采用元器件搭建，来实现某种具体的滤波功能，或使用运放模块，电容，电阻构成，或使用电阻，电容，电感构成。而这种结构滤波器有以下不足：

1.对外界环境不太敏感，可靠性不高。

2.难以实现精确的线性相位和多速率处理。

3.电路使用的元器件较多，电路复杂。

4.调试滤波效果不方便。

发明内容

本实用新型所要解决的技术问题在于克服现有陷波滤波器的不足，提供一种设计合理、结构简单、使用方便的陷波滤波器。

解决上述技术问题所采用的技术方案是：它具有对整机进行控制的FPGA电路；显示电路，该电路的输入端接FPGA电路；Flash电路，该电路与FPGA电路相连；滤波电路，该电路的输入端接FPGA电路。

本实用新型的滤波电路为：集成电路U3的15脚接集成电路U1的137脚、16脚接集成电路U1的138脚、21脚接集成电路U1的139脚、22脚接集成电路U1的141脚、25脚接集成电路U1的142脚、6脚接集成电路U1的143脚、9脚接集成电路U3的144脚、7脚接集成电路U1的145脚、8脚接集成电路U1的146脚、11脚接集成电路U1的147脚、12脚接集成电路U1的149脚、23脚接集成电路U1的75脚、17脚接集成电路U1的76脚、24脚接集成电路U1的77脚、13脚接集成电路U1的151脚、14脚接集成电路U1的152脚、5脚接开关J1的1脚、4脚接集成电路U3的1脚、26脚接集成电路U1的26脚、19脚接地、18脚接5V电源的负极、10脚接5V电源的正极，开关J1的2脚和开关J2的1脚接地；集成电路U3的型号为MAX263。

由于本实用新型的集成电路U1通过对集成电路U3的Q值，对集成电路U3的工作方式、时钟与中心频率的比值的配置，从而实现数字陷波滤波，同时能将陷波滤波的频率显示出来。本实用新型电路简单、调试方便、提高了控制精度、提高了滤波效果，可应用于陷波滤波器。

说明书附图

图1是本实用新型的电气原理方框图。

图2是本实用新型的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型的陷波滤波器由FPGA电路、Flash电路、滤波电路、显示电路连接构成，FPGA电路与Flash相连接，FPGA电路的输出端接滤波电路，FPGA电路的输出端接显示电路。

在图2中，本实用新型的FPGA电路由集成电路U1、集成电路U4、电阻R1～电阻R4连接构成，集成电路U1的型号为EP2C8Q208C8、集成电路U4的型号为CTZ50.000。集成电路U1的48脚～43脚、41脚、40脚、37脚、35脚、33脚、31脚、30脚、15脚～11脚、8脚、6脚、4脚、3脚、208脚～205脚、203脚、201脚、199脚、198脚、195脚、193脚～191脚、189脚～187脚、185脚、182脚～179脚、169脚、176脚、175脚、173脚、171脚、170脚、168脚、165脚～160脚、67脚、150脚、118脚～116脚接显示电路，集成电路U1的132脚接集成电路U4的3脚、121脚通过电阻R1接3V电源、26脚通过电阻R2接3V电源、123脚通过电阻R3接3V电源、22脚通过电阻R4接地，集成电路U1的2脚、20脚、1脚、21脚接Flash电路，集成电路U1的137脚～139脚、141脚～147脚、149脚、75脚～77脚、151脚、152脚接滤波电路，集成电路U1的32脚、66脚、79脚、120脚、178脚、190脚接1.2V电、电源端接3V电源、地端接地。

显示电路由数码管D1～数码管D6连接构成。数码管D1的7脚、3脚、2脚、4脚、5脚、8脚～10脚依次接集成电路U1的48脚～43脚、41脚、40脚，数码管D1的6脚接集成电路U1的35脚、1脚接集成电路U1的37脚。数码管D2的7脚、3脚、2脚、4脚、5脚、8脚～10脚依次接集成电路U1的33脚～30脚、15脚～11脚，数码管D2的6脚接集成电路U1的6脚、1脚接集成电路U1的8脚。数码管D3的7脚、3脚、2脚、4脚、5脚、8脚～10脚依次接集成电路U1的3脚、4脚、208脚～205脚、203脚、201脚，数码管D3的6脚接集成电路U1的198脚、1脚接集成电路U1的199脚。数码管D4的7脚、3脚、2脚、4脚、5脚、8脚～10脚依次接集成电路U1的195脚、193脚～191脚、189脚～185脚，数码管D4的6脚接集成电路U1的180脚、1脚接集成电路U1的181脚。数码管D5的7脚、3脚、2脚、4脚、5脚、8脚～10脚依次接集成电路U1的169脚、176脚、175脚、173脚、171脚、170脚、168脚、165脚，数码管D5的6脚接集成电路U1的162脚、1脚接集成电路U1的163脚。数码管D6的7脚、3脚、2脚、4脚、5脚、8脚～10脚依次接集成电路U1的160脚、182脚、179脚、164脚、161脚、67脚、150脚、118脚，数码管D6的6脚接集成电路U1的115脚、1脚接集成电路U1的116脚。

Flash电路由集成电路U2构成，集成电路U2的型号为EPCS4。集成电路U2的1脚接集成电路U1的2脚、2脚接集成电路U1的20脚、3脚和7脚及8脚接3V电源、4脚接地、6脚接集成电路U1的21脚、5脚接集成电路U1的1脚。

滤波电路由集成电路U3、开关J1、开关J2连接构成，集成电路U3的型号为MAX263。集成电路U3的15脚接集成电路U1的137脚、16脚接集成电路U1的138脚、21脚接集成电路U1的139脚、22脚接集成电路U1的141脚、25脚接集成电路U1的142脚、6脚接集成电路U1的143脚、9脚接集成电路U3的144脚、7脚接集成电路U1的145脚、8脚接集成电路U1的146脚、11脚接集成电路U1的147脚、12脚接集成电路U1的149脚、23脚接集成电路U1的75脚、17脚接集成电路U1的76脚、24脚接集成电路U1的77脚、13脚接集成电路U1的151脚、14脚接集成电路U1的152脚、5脚接开关J1的1脚、4脚接集成电路U3的1脚、26脚接集成电路U1的26脚、19脚接地、18脚接5V电源的负极、10脚接5V电源的正极。开关J1的2脚和开关J2的1脚接地。

本实用新型的工作原理如下：

系统上电，电路开始初始化工作，首先，集成电路U2加载硬件程序到集成电路U1，同时加载软件程序到集成电路U1内部RAM，完成系统的软硬件的初始配置工作。其次，集成电路U1根据滤波电路的要求配置集成电路U3的滤波参数，通过写集成电路U3工作模式的7脚、8脚并通过写集成电路U3Q值的6脚、9脚、15脚～16脚、21脚～22脚、25脚以及写集成电路U3时钟与中心频率的比值11脚～12脚、17脚、23脚～24脚来实现。再次，集成电路U2将要显示的陷波滤波器的频率范围输出到数码管D1～数码管D6，其中数码管D1～数码管D3是低频值，数码管D4～数码管D6是高频值。最后，信号从开关J1的1脚输入，经过集成电路U3陷波滤波，信号从集成电路U3的26脚输出，输出信号从开关J2的2脚输出。

Claims (2)

1.一种陷波滤波器，其特征在于它具有：

对整机进行控制的FPGA电路；

显示电路，该电路的输入端接FPGA电路；

Flash电路，该电路与FPGA电路相连；

滤波电路，该电路的输入端接FPGA电路。

2.一种陷波滤波器，其特征在于所述的滤波电路为：集成电路U3的15脚接集成电路U1的137脚、16脚接集成电路U1的138脚、21脚接集成电路U1的139脚、22脚接集成电路U1的141脚、25脚接集成电路U1的142脚、6脚接集成电路U1的143脚、9脚接集成电路U3的144脚、7脚接集成电路U1的145脚、8脚接集成电路U1的146脚、11脚接集成电路U1的147脚、12脚接集成电路U1的149脚、23脚接集成电路U1的75脚、17脚接集成电路U1的76脚、24脚接集成电路U1的77脚、13脚接集成电路U1的151脚、14脚接集成电路U1的152脚、5脚接开关J1的1脚、4脚接集成电路U3的1脚、26脚接集成电路U1的26脚、19脚接地、18脚接5V电源的负极、10脚接5V电源的正极，开关J1的2脚和开关J2的1脚接地；集成电路U3的型号为MAX263。