CN204316820U - 一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统 - Google Patents
一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统 Download PDFInfo
- Publication number
- CN204316820U CN204316820U CN201420740351.1U CN201420740351U CN204316820U CN 204316820 U CN204316820 U CN 204316820U CN 201420740351 U CN201420740351 U CN 201420740351U CN 204316820 U CN204316820 U CN 204316820U
- Authority
- CN
- China
- Prior art keywords
- resistance
- nand gate
- circuit
- pole
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统,主要由场效应管MOS,非门IC1,非门IC3,非门IC4,输入端与非门IC1的输出端相连接的非门IC2,与非门IC2的输出端相连接的滤波延迟电路,与非门IC1的输入端相连接的一级滤波电路,与非门IC3的输入端相连接二级滤波电路等组成,其特征在于,在场效应管MOS的源极与滤波延迟电路之间串接有光束激发式逻辑放大电路,而在场效应管MOS的源极与电阻R3的电路上则串接有逻辑保护射极耦合式放大电路。本实用新型的整体结构简单,其制作和使用非常方便。同时,本实用新型完全采用逻辑电子元件来实现其逻辑控制功能,因此其能耗非常低,运算速度快。
Description
技术领域
本实用新型涉及一种逻辑控制电路,具体是指一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统。
背景技术
目前,由于LED灯具有能耗低、使用寿命长以及安全环保等特点,其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯,其需要由专用的驱动电路来进行驱动,因此市面上便出现了各式各样的用于防止驱动系统免受内部或外部不利因素干扰的保护系统。
逻辑控制电路是LED灯保护系统中的一个重要控制部分,其运行速度的快慢和性能稳定与否直接决定了LED灯保护系统的使用范围和性能好坏。但是,目前这些逻辑控制电路的结构都较为复杂,不仅其能耗较高,而且其运行速度较慢,不能很好的体现出逻辑控制的快速、低能耗的优势。
实用新型内容
本实用新型的目的在于克服目前LED灯保护系统用的逻辑控制电路结构复杂、能耗较高、运行速度较慢的缺陷,提供一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统。
本实用新型的目的通过下述技术方案实现:一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统,主要由场效应管MOS,非门IC1,非门IC3,非门IC4,输入端与非门IC1的输出端相连接的非门IC2,与非门IC2的输出端相连接的滤波延迟电路,与非门IC1的输入端相连接的一级滤波电路,与非门IC3的输入端相连接二级滤波电路,与非门IC4的输出端相连接的异或门电路,一端与场效应管MOS的栅极相连接、另一端与非门IC1的输出端相连接的电阻R3,一端与场效应管MOS的栅极相连接、另一端与异或门电路相连接的电阻R5,正极与场效应管MOS的栅极相连接、其负极与非门IC3的输出端相连接的电容C3,以及一端与场效应管MOS的漏极相连接、另一端接地的电阻R9组成。
同时,在场效应管MOS的源极与滤波延迟电路之间串接有光束激发式逻辑放大电路,而在场效应管MOS的源极与电阻R3的电路上则串接有逻辑保护射极耦合式放大电路;该光束激发式逻辑放大电路主要由功率放大器P1,与非门IC6,与非门IC7,与非门IC8,负极与功率放大器P1的正极输入端相连接、正极经光二极管D5后接地的极性电容C6,一端与极性电容C6的正极相连接、另一端经二极管D6后接地的电阻R10,正极与电阻R10和二极管D6的连接点相连接、负极与场效应管MOS的源极相连接的极性电容C8,一端与与非门IC6的负极输入端相连接、另一端与功率放大器P1的正极输入端相连接的电阻R11,串接在功率放大器P1的负极输入端与输出端之间的电阻R12,一端与与非门IC6的输出端相连接、另一端与与非门IC8的负极输入端相连接的电阻R13,正极与与非门IC7的输出端相连接、负极与与非门IC8的负极输入端相连接的电容C7,以及一端与极性电容C8的正极相连接、另一端与与非门IC7的负极输入端相连接的电阻R14组成;所述与非门IC6的正极输入端与功率放大器P1的负极输入端相连接,其输出端与与非门IC7的正极输入端相连接,与非门IC8的正极输入端与功率放大器P1的输出端相连接;所述功率放大器P1的正极输入端则与滤波延迟电路相连接,与非门IC7的负极输入端还与非门IC4的输出端相连接。
所述逻辑保护射极耦合式放大电路主要由三极管Q1,三极管Q2,功率放大器P2,功率放大器P3,串接在功率放大器P2的负极输入端与输出端之间的电阻R16,串接在功率放大器P3的正极输入端与输出端之间的极性电容C11,串接在功率放大器P2的正极输入端与三极管Q1的集电极之间的电阻R15,串接在三极管Q1的集电极与三极管Q2的基极之间的电阻R17,与电阻R17相并联的电容C10,负极与功率放大器P2的正极输入端相连接、正极经电阻R18后与三极管Q1的发射极相连接的极性电容C9,串接在三极管Q2的基极与极性电容C9的正极之间的电阻R19,正极与三极管Q2的发射极相连接、负极顺次经稳压二极管D7和电阻R20后与功率放大器P2的输出端相连接的电容C12,P极与功率放大器P3的输出端相连接、N极经电阻R22和电阻R21后与稳压二极管D7与电阻R20的连接点相连接的二极管D8,以及P极与电容C12的负极相连接、N极与二极管D8与电阻R22的连接点相连接的稳压二极管D9组成;所述三极管Q1的基极与极性电容C9的正极相连接,其发射极与三极管Q2的发射极相连接,其集电极与功率放大器P2的负极输入端相连接;三极管Q2的集电极与功率放大器P3的负极输入端相连接,功率放大器P3的正极输入端与功率放大器P2的输出端相连接;所述极性电容C9的正极与场效应管MOS的栅极相连接,而电阻R22与电阻R21的连接点则经电阻R3后与非门IC1的输出端相连接。
所述滤波延时电路由电阻R7、二极管D3、电解电容C5及电阻R8组成,所述电阻R8串接在电解电容C5的正极和负极之间,电阻R7的一端与非门IC2的输出端相连接、其另一端经二极管D3后与电解电容C5的正极相连接;所述功率放大器P1的正极输入端则与电解电容C5的正极相连接。
所述一级滤波电路由P极与非门IC1的输入端相连接、N极经电阻R2和电容C1后与非门IC1的输入端相连接的二极管D1,以及与二极管D1相并联的电阻R1组成;所述电容C1的负极接地。
所述异或门电路由异或门IC5,N极与异或门IC5的第一输入端相连接、P极与二级滤波电路相连接的二极管D4,一端与二极管D4的P极相连接、另一端外接+12V电压的电阻R6,以及正极与二极管D4的P极相连接、负极接地的电容C4组成;所述异或门IC5的第二输入端与非门IC4的输出端相连接,且非门IC4的输出端还与与非门IC8的输出端连接。
所述二级滤波电路由N极与非门IC3的输入端相连接、P极与二极管D4的P极相连接的二极管D2,与二极管D2相并联的电阻R4,以及正极与非门IC3的输入端相连接、负极接地的电容C2组成。
本实用新型较现有技术相比,具有以下优点及有益效果:
(1)本实用新型的整体结构简单,其制作和使用非常方便。
(2)本实用新型完全采用逻辑电子元件来实现其逻辑控制功能,因此其能耗非常低,运算速度快。
(3)本实用新型采用源极跟随器来作为控制开关,因此其性能更加稳定,其动态范围更好。
附图说明
图1为本实用新型的整体结构示意图。
图2为本实用新型的逻辑保护射极耦合式放大电路结构示意图。
具体实施方式
下面结合实施例对本实用新型作进一步地详细说明,但本实用新型的实施方式不限于此。
实施例
如图1所示,本实用新型主要由场效应管MOS、非门IC1、非门IC3、非门IC4、滤波延迟电路、一级滤波电路、二级滤波电路、异或门电路、电阻R3、电阻R5、电阻R9、电容C3、光束激发式逻辑放大电路以及逻辑保护射极耦合式放大电路组成。
连接时,非门IC2的输入端要与非门IC1的输出端相连接,即非门IC1和非门IC2相串接。所述的滤波延时电路由电阻R7、二极管D3、电解电容C5及电阻R8组成,其中,电阻R8串接在电解电容C5的正极和负极之间,而电阻R7的一端与非门IC2的输出端相连接,其另一端经二极管D3后与电解电容C5的正极相连接。
所述的一级滤波电路要与非门IC1的输入端相连接,二级滤波电路则与非门IC3的输入端相连接,异或门电路与非门IC4的输出端相连接。
电阻R3的一端与场效应管MOS的栅极相连接,其另一端经逻辑保护射极耦合式放大电路后与非门IC1的输出端相连接;电阻R5的一端与场效应管MOS的栅极相连接,其另一端与异或门电路相连接;电容C3的正极与场效应管MOS的栅极相连接,其负极与非门IC3的输出端相连接;电阻R9的一端与场效应管MOS的漏极相连接,另一端接地。
所述一级滤波电路由二极管D1、电阻R1、电阻R2及电容C1组成,其中,二极管D1的P极与非门IC1的输入端相连接,其N极经电阻R2和电容C1后与非门IC1的输入端相连接。电阻R1则与二极管D1相并联,而电容C1的负极接地。
所述异或门电路由异或门IC5,二极管D4、电阻R6和电容C4组成,连接时,二极管D4的N极与异或门IC5的第一输入端相连接,其P极与二级滤波电路相连接;电阻R6为分压电阻,其一端与二极管D4的P极相连接,其另一端外接+12V电压;电容C4的正极与二极管D4的P极相连接,其负极接地。同时,异或门IC5的第二输入端要与非门IC4的输出端相连接。
所述二级滤波电路由二极管D2、电阻R4及电容C2组成,其中,二极管D2的N极与非门IC3的输入端相连接,其P极与二极管D4的P极相连接;电阻R4与二极管D2相并联,电容C2的正极与非门IC3的输入端相连接,其负极接地。
所述的光束激发式逻辑放大电路则主要由功率放大器P1,与非门IC6,与非门IC7,与非门IC8,负极与功率放大器P1的正极输入端相连接、正极经光二极管D5后接地的极性电容C6,一端与极性电容C6的正极相连接、另一端经二极管D6后接地的电阻R10,正极与电阻R10和二极管D6的连接点相连接、负极与场效应管MOS的源极相连接的极性电容C8,一端与与非门IC6的负极输入端相连接、另一端与功率放大器P1的正极输入端相连接的电阻R11,串接在功率放大器P1的负极输入端与输出端之间的电阻R12,一端与与非门IC6的输出端相连接、另一端与与非门IC8的负极输入端相连接的电阻R13,正极与与非门IC7的输出端相连接、负极与与非门IC8的负极输入端相连接的电容C7,以及一端与极性电容C8的正极相连接、另一端与与非门IC7的负极输入端相连接的电阻R14组成。
同时,与非门IC6的正极输入端与功率放大器P1的负极输入端相连接,其输出端与与非门IC7的正极输入端相连接,与非门IC8的正极输入端与功率放大器P1的输出端相连接。
所述功率放大器P1的正极输入端与电解电容C5的正极相连接,与非门IC7的负极输入端与非门IC4的输出端相连接,而极性电容C8的负极则与场效应管MOS的源极相连接。
所述的逻辑保护射极耦合式放大电路的结构如图2所示,其主要由三极管Q1,三极管Q2,功率放大器P2,功率放大器P3,串接在功率放大器P2的负极输入端与输出端之间的电阻R16,串接在功率放大器P3的正极输入端与输出端之间的极性电容C11,串接在功率放大器P2的正极输入端与三极管Q1的集电极之间的电阻R15,串接在三极管Q1的集电极与三极管Q2的基极之间的电阻R17,与电阻R17相并联的电容C10,负极与功率放大器P2的正极输入端相连接、正极经电阻R18后与三极管Q1的发射极相连接的极性电容C9,串接在三极管Q2的基极与极性电容C9的正极之间的电阻R19,正极与三极管Q2的发射极相连接、负极顺次经稳压二极管D7和电阻R20后与功率放大器P2的输出端相连接的电容C12,P极与功率放大器P3的输出端相连接、N极经电阻R22和电阻R21后与稳压二极管D7与电阻R20的连接点相连接的二极管D8,以及P极与电容C12的负极相连接、N极与二极管D8与电阻R22的连接点相连接的稳压二极管D9组成。
同时,所述三极管Q1的基极与极性电容C9的正极相连接,其发射极与三极管Q2的发射极相连接,其集电极与功率放大器P2的负极输入端相连接;三极管Q2的集电极与功率放大器P3的负极输入端相连接,功率放大器P3的正极输入端与功率放大器P2的输出端相连接。
连接时,所述极性电容C9的正极与场效应管MOS的栅极相连接,而电阻R22与电阻R21的连接点则经电阻R3后与非门IC1的输出端相连接。
本实用新型中一共形成有4个输出端,用于与外部的其他LED电路相连接。其中,第一个输出端CT1由二极管D1的N极引出形成,第二个输出端由二极管D2的P极引出形成,第三个输出端由非门IC4的输出端和与非门IC8的输出端共同引出形成,第四个输出端则由异或门IC5的输出端引出形成。
如上所述,便可以很好的实现本实用新型。
Claims (5)
1.一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统,主要由场效应管MOS,非门IC1,非门IC3,非门IC4,输入端与非门IC1的输出端相连接的非门IC2,与非门IC2的输出端相连接的滤波延迟电路,与非门IC1的输入端相连接的一级滤波电路,与非门IC3的输入端相连接二级滤波电路,与非门IC4的输出端相连接的异或门电路,一端与场效应管MOS的栅极相连接、另一端与非门IC1的输出端相连接的电阻R3,一端与场效应管MOS的栅极相连接、另一端与异或门电路相连接的电阻R5,正极与场效应管MOS的栅极相连接、其负极与非门IC3的输出端相连接的电容C3,以及一端与场效应管MOS的漏极相连接、另一端接地的电阻R9组成,其特征在于,在场效应管MOS的源极与滤波延迟电路之间串接有光束激发式逻辑放大电路,而在场效应管MOS的源极与电阻R3的电路上则串接有逻辑保护射极耦合式放大电路;该光束激发式逻辑放大电路主要由功率放大器P1,与非门IC6,与非门IC7,与非门IC8,负极与功率放大器P1的正极输入端相连接、正极经光二极管D5后接地的极性电容C6,一端与极性电容C6的正极相连接、另一端经二极管D6后接地的电阻R10,正极与电阻R10和二极管D6的连接点相连接、负极与场效应管MOS的源极相连接的极性电容C8,一端与与非门IC6的负极输入端相连接、另一端与功率放大器P1的正极输入端相连接的电阻R11,串接在功率放大器P1的负极输入端与输出端之间的电阻R12,一端与与非门IC6的输出端相连接、另一端与与非门IC8的负极输入端相连接的电阻R13,正极与与非门IC7的输出端相连接、负极与与非门IC8的负极输入端相连接的电容C7,以及一端与极性电容C8的正极相连接、另一端与与非门IC7的负极输入端相连接的电阻R14组成;所述与非门IC6的正极输入端与功率放大器P1的负极输入端相连接,其输出端与与非门IC7的正极输入端相连接,与非门IC8的正极输入端与功率放大器P1的输出端相连接;所述功率放大器P1的正极输入端则与滤波延迟电路相连接,与非门IC7的负极输入端还与非门IC4的输出端相连接;
所述逻辑保护射极耦合式放大电路主要由三极管Q1,三极管Q2,功率放大器P2,功率放大器P3,串接在功率放大器P2的负极输入端与输出端之间的电阻R16,串接在功率放大器P3的正极输入端与输出端之间的极性电容C11,串接在功率放大器P2的正极输入端与三极管Q1的集电极之间的电阻R15,串接在三极管Q1的集电极与三极管Q2的基极之间的电阻R17,与电阻R17相并联的电容C10,负极与功率放大器P2的正极输入端相连接、正极经电阻R18后与三极管Q1的发射极相连接的极性电容C9,串接在三极管Q2的基极与极性电容C9的正极之间的电阻R19,正极与三极管Q2的发射极相连接、负极顺次经稳压二极管D7和电阻R20后与功率放大器P2的输出端相连接的电容C12,P极与功率放大器P3的输出端相连接、N极经电阻R22和电阻R21后与稳压二极管D7与电阻R20的连接点相连接的二极管D8,以及P极与电容C12的负极相连接、N极与二极管D8与电阻R22的连接点相连接的稳压二极管D9组成;所述三极管Q1的基极与极性电容C9的正极相连接,其发射极与三极管Q2的发射极相连接,其集电极与功率放大器P2的负极输入端相连接;三极管Q2的集电极与功率放大器P3的负极输入端相连接,功率放大器P3的正极输入端与功率放大器P2的输出端相连接;所述极性电容C9的正极与场效应管MOS的栅极相连接,而电阻R22与电阻R21的连接点则经电阻R3后与非门IC1的输出端相连接。
2.根据权利要求1所述的一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统,其特征在于,所述滤波延时电路由电阻R7、二极管D3、电解电容C5及电阻R8组成,所述电阻R8串接在电解电容C5的正极和负极之间,电阻R7的一端与非门IC2的输出端相连接、其另一端经二极管D3后与电解电容C5的正极相连接;所述功率放大器P1的正极输入端则与电解电容C5的正极相连接。
3.根据权利要求2所述的一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统,其特征在于,所述一级滤波电路由P极与非门IC1的输入端相连接、N极经电阻R2和电容C1后与非门IC1的输入端相连接的二极管D1,以及与二极管D1相并联的电阻R1组成;所述电容C1的负极接地。
4.根据权利要求3所述的一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统,其特征在于,所述异或门电路由异或门IC5,N极与异或门IC5的第一输入端相连接、P极与二级滤波电路相连接的二极管D4,一端与二极管D4的P极相连接、另一端外接+12V电压的电阻R6,以及正极与二极管D4的P极相连接、负极接地的电容C4组成;所述异或门IC5的第二输入端与非门IC4的输出端相连接,且非门IC4的输出端还与与非门IC8的输出端连接。
5.根据权利要求4所述的一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统,其特征在于,所述二级滤波电路由N极与非门IC3的输入端相连接、P极与二极管D4的P极相连接的二极管D2,与二极管D2相并联的电阻R4,以及正极与非门IC3的输入端相连接、负极接地的电容C2组成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420740351.1U CN204316820U (zh) | 2014-11-28 | 2014-11-28 | 一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420740351.1U CN204316820U (zh) | 2014-11-28 | 2014-11-28 | 一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204316820U true CN204316820U (zh) | 2015-05-06 |
Family
ID=53139114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420740351.1U Expired - Fee Related CN204316820U (zh) | 2014-11-28 | 2014-11-28 | 一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204316820U (zh) |
-
2014
- 2014-11-28 CN CN201420740351.1U patent/CN204316820U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN204316820U (zh) | 一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统 | |
CN204316803U (zh) | 一种激发式逻辑控制系统 | |
CN204316810U (zh) | 一种基于源极跟随器的新型逻辑控制系统 | |
CN104470112A (zh) | 一种基于逻辑保护射极耦合电路与激发式逻辑电路的控制系统 | |
CN204316805U (zh) | 一种新型源极跟随器的功率放大式逻辑控制系统 | |
CN204335031U (zh) | 一种基于源极跟随器的逻辑保护放大式的逻辑控制系统 | |
CN204316783U (zh) | 一种基于源极跟随器的功率放大式逻辑控制电路 | |
CN204392624U (zh) | 一种新型功率放大式逻辑控制系统 | |
CN204316784U (zh) | 一种基于源极跟随器的逻辑控制系统 | |
CN104837288A (zh) | 一种基于门极驱动的激发式逻辑控制系统 | |
CN204335035U (zh) | 一种基于多级功率放大电路的逻辑控制系统 | |
CN204335051U (zh) | 一种基于光束激发和逻辑保护式的栅极驱动系统 | |
CN204335049U (zh) | 一种基于多级功率放大电路的蓝光led灯用漏极驱动系统 | |
CN204392622U (zh) | 一种新型功率放大式逻辑控制系统 | |
CN204335034U (zh) | 一种新型led灯保护系统用逻辑控制系统 | |
CN104470106A (zh) | 一种基于源极跟随器的新型逻辑控制系统 | |
CN204335039U (zh) | 一种基于逻辑保护放大电路的蓝光led灯用晶体振荡控制系统 | |
CN204316798U (zh) | 一种新型蓝光led灯用逻辑控制系统 | |
CN204335038U (zh) | 一种基于逻辑保护放大电路的新型蓝光led灯用漏极驱动系统 | |
CN104470090A (zh) | 一种基于源极跟随器的功率放大式逻辑控制电路 | |
CN204316793U (zh) | 基于开关功率放大电路的逻辑控制系统 | |
CN204335048U (zh) | 一种基于逻辑保护射极耦合式放大电路的多路输出led保护系统 | |
CN204316799U (zh) | 一种新型激发式蓝光led用逻辑控制系统 | |
CN204316786U (zh) | 一种蓝光 led 用逻辑控制电路 | |
CN104470101A (zh) | 一种新型源极跟随器的功率放大式逻辑控制系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150506 Termination date: 20151128 |