CN204291038U - 严格无阻塞的交换网络 - Google Patents

Abstract

本实用新型涉及通信领域中的数据交换网络，具体涉及一种严格无阻塞的交换网络。该交换网络采用6个NxN（N必须为4的倍数）的交换芯片，实现一个交叉规模为2Nx2N的严格无阻塞交换网络。每个NxN交换芯片都设有N个入通道和N个出通道，6个NxN交换芯片配合，构建出2Nx2N交换网络结构，即可实现2N个通道入2N个通道出的严格无阻塞交换网络。本实用新型所产生的有益效果是：精简了交换架构，降低了级联走线的数量和难度，降低了硬件成本，提高了交换时选择路由的灵活性。

Description

严格无阻塞的交换网络

技术领域

    本实用新型涉及通信领域中的数据交换网络，具体涉及一种严格无阻塞的交换网络。

背景技术

    随着通信技术的迅速发展，人们对数据交换的需求逐渐提高。传统的交换技术，如CrossBar交换和Clos网络，虽然满足了一定的应用需求，能够保证交换是严格无阻塞或广义无阻塞的，但也有一些不足，如：交换结构庞大，级联走线复杂，硬件成本过高等。

发明内容

   本实用新型的目的就是要解决上述现有技术中存在的问题，特别提供一种结构精简，级联走线巧妙的严格无阻塞的交换网络。

    本实用新型采取的技术方案是：一种严格无阻塞的交换网络，其特征在于：该交换网络为2Nx2N交换网络，由6个NxN且 N必须为4的倍数的交换芯片搭建而成，每个NxN交换芯片都设有N个入通道和N个出通道，其中的第一NxN交换芯片、第二NxN交换芯片、第三NxN交换芯片和第四NxN交换芯片分别设有与交换网络外部连接的N/2个入通道和与交换网络内部连接的N/2个入通道以及与交换网络内部连接的N个出通道；第五NxN交换芯片和第六NxN交换芯片分别设有与交换网络内部连接的N个入通道以及与交换网络外部连接的N个出通道；其中第一NxN交换芯片和第二NxN交换芯片的N/4个入通道和N/4个出通道分别与第三NxN交换芯片和第四NxN交换芯片的N/4个出通道及N/4个入通道相连；第一NxN交换芯片和第二NxN交换芯片的N/2个出通道分别与第五NxN交换芯片的两组N/2个入通道相连；第三NxN交换芯片和第四NxN交换芯片的 N/2个出通道分别与第六NxN交换芯片的两组N/2个入通道相连。

    本实用新型采用6个NxN（N必须为4的倍数）的交换芯片，实现一个交叉规模为2Nx2N的严格无阻塞交换网络。每个NxN交换芯片为N个通道入和N个通道出，6个NxN交换芯片配合，构建出图1所示的2Nx2N交换网络结构，即可实现2N个通道入2N个通道出的严格无阻塞交换网络。

    本实用新型所产生的有益效果是：精简了交换架构，降低了级联走线的数量和难度，降低了硬件成本，提高了交换时选择路由的灵活性。

附图说明

图1 是2Nx2N交换网络示意图；

图2是 32x32交换网络示意图；

图3 是32x32交换网络详细结构图；

图4是 8x8交换网络示意图；

图5 是4x4交换网络示意图（a）；

图6是 4x4交换网络示意图（b）；

图7是 4x4交换网络详细结构图；

图8 是32x32光通信设备前视图；

图9 是32x32光通信设备侧视图；

图10是32x32光通信设备通信示意图；

图11 是32x32 clos交换网络示意图。

具体实施方式

以下结合实施例和附图对本实用新型作进一步说明：

参照图1，本实用新型的严格无阻塞的交换网络为2Nx2N交换网络，由6个NxN且 N必须为4的倍数的交换芯片搭建而成，每个NxN交换芯片都设有N个入通道和N个出通道，其中的第一NxN交换芯片1、第二NxN交换芯片2、第三NxN交换芯片3和第四NxN交换芯片4分别设有与交换网络外部连接的N/2个入通道和与交换网络内部连接的N/2个入通道以及与交换网络内部连接的N个出通道；第五NxN交换芯片5和第六NxN交换芯片6分别设有与交换网络内部连接的N个入通道以及与交换网络外部连接的N个出通道；其中第一NxN交换芯片1和第二NxN交换芯片2的N/4个入通道和N/4个出通道分别与第三NxN交换芯片3和第四NxN交换芯片4的N/4个出通道及N/4个入通道相连；第一NxN交换芯片1和第二NxN交换芯片2的N/2个出通道分别与第五NxN交换芯片5的两组N/2个入通道相连；第三NxN交换芯片3和第四NxN交换芯片4的 N/2个出通道分别与第六NxN交换芯片6的两组N/2个入通道相连。

    实施例：下面以N=16为例，进行详细说明。

    参照图2，采用6个3316交换芯片，实现一个交叉规模为32x32的严格无阻塞交换网络。其中3316交换芯片为16通道入和16通道出，能够实现16x16的交换结构。6个3316交换芯片配合，构建出图2所示的交换结构，即可实现32通道入32通道出的严格无阻塞交换网络。

32x32交换网络总体说明如下：

    本实施例的32x32交换网络由6个VSC3316交换芯片互联而成。其中，32个入通道分别分布在编号为1、2、3、4的四个VSC3316交换芯片上，32个出通道分别分布在编号为5、6的两个VSC3316交换芯片上。为描述清晰，以下将32个与交换网络外部相连的入通道标记为IN1~IN32，32个与交换网络外部相连的出通道标记为OUT1~OUT32，标记后的交换网络如图3所示。

参照图3，32x32交换网络由6个VSC3316交换芯片搭建而成，每个VSC3316交换芯片都设有16个入通道和16个出通道，其中的第一VSC3316交换芯片1、第二VSC3316交换芯片2、第三VSC3316交换芯片3和第四VSC3316交换芯片4分别设有与交换网络外部连接的8个入通道，标记分别为IN1~IN8、IN9~IN16、IN17~IN24 和IN25~IN32；还分别设有与交换网络内部连接的8个入通道以及与交换网络内部连接的16个出通道；第五VSC3316交换芯片5和第六VSC3316交换芯片6分别设有与交换网络外部连接的16个出通道，标记分别为OUT1~OUT16和 OUT17~OUT32，还设有与交换网络内部连接的16个入通道；其中第一VSC3316交换芯片1和第二VSC3316交换芯片2的4个入通道和4个出通道分别与第三VSC3316交换芯片3和第四VSC3316交换芯片4的4个出通道及4个入通道相连；第一VSC3316交换芯片1和第二VSC3316交换芯片2的8个出通道分别与第五VSC3316交换芯片5的两组8个入通道相连；第三VSC3316交换芯片3和第四VSC3316交换芯片4的 8个出通道分别与第六VSC3316交换芯片6的两组8个入通道相连。

32x32交换网络严格无阻塞证明：首先明确严格无阻塞的定义，对于一种交换网络，严格无阻塞是指不管采用何种选路策略，都不存在任何阻塞状态。并且本实用新型所提到的严格无阻塞，只限单播。单播是指，在一种交换网络中，任何一路输入最多只交换到一路输出。

   要证明图3所示的32x32交换网络是严格无阻塞的，设计思路如下：

1. 剖析该网络的结构特点，并对该网络模型进行拆解，将32x32交换网络拆分为四个8x8交换网络结构，8x8的交换网络结构图见图4。如果证明了该8x8交换网络是严格无阻塞的，那么四个8x8交换网络构成的32x32交换网络也是严格无阻塞的，因为四个8x8交换网络各自在做交换，互不影响。

2. 要证明图4所示的8x8交换网络是严格无阻塞的，可以先对8x8交换网络进行拆解，拆解成如图5和图6所示的两个4x4交换网络。如果证明了两个4x4交换网络是严格无阻塞的，那么两个4x4交换网络构成的8x8也是严格无阻塞的，因为两个4x4各自在做交换，互不影响。

3. 因此，要证明32x32交换交换网络是严格无阻塞的，只要证明图5和图6所示的两个4x4交换网络是严格无阻塞的即可。

    分析图5和图6所示的两个4x4交换网络，可以看出图5的4x4交换网络水平翻转180度，即可得到图6所示的4x4交换网络。因此只要证明出图5所示的4x4交换网络是严格无阻塞的，那么图6所示的4x4交换网络同样是严格无阻塞的。

    为证明图5所示网络，对图5所示的交换网络进行详细标注，详细结构图如图7所示。

   参照图7，标记IN1、IN2、IN3、IN4分别为编号1、2、3、4的VSC3316交换芯片的入端口；标记OUT1、OUT2、OUT3、 OUT4分别为编号5、6的VSC3316交换芯片的出端口。

    依次列出以上四个入端口到两个出端口，所有可能的链路如下：

     全交叉时，四个入端口到两个出端口的可能组合如下：

  

  以第一种组合IN1-->5，IN2-->6，IN3-->5，IN4-->6为例，列出如下可选的链路：

IN1-->5可选的链路为：1-5或1-4-2-5；

IN2-->6可选的链路为：2-3-6 或 2-3-1-4-6；

IN3-->5可选的链路为：3-1-5 或 3-1-4-2-5；

IN4-->6可选的链路为：4-6或 4-2-3-6。

    选路时，注意以下几点：

a.遵循最短路径优先的原则。

b.因4x4交换网络自身结构限制，相连两个VSC3316交换芯片间的链路只有一条。

c.无论四个入端口中哪一个先选路，哪一个后选路，只有四个入端口都选路成功，才算成功。

假设四个入端口的选路顺序为IN1-->5，IN2-->6，IN3-->5，IN4-->6，依据以上a、b、c中所述的三点，最终链路为：

IN1-->5选择的链路为：1-5；

IN2-->6选择的链路为：2-3-6；

IN3-->5选择的链路为：3-1-5；

IN4-->6选择的链路为：4-6。

    同理，四个入端口的其它选路顺序，也都能选路成功。因此该组合（IN1-->5，IN2-->6，IN3-->5，IN4-->6）能选路成功。同理，其它的几种组合也都能选路成功，因此，图7和图5所示的4x4交换网络是严格无阻塞的。

由于图6所示的4x4交换网络是图5所示的4x4交换网络水平翻转180度的结果，并且图5所示的4x4交换网络是严格无阻塞的，所以图6所示的4x4交换网络也是严格无阻塞的。图5和图6所示的两个4x4交换网络组合起来，即可得到图4所示的8x8交换网络，由于两个4x4交换网络严格无阻塞，因此图4所示的8x8交换网络也是严格无阻塞的。四个图4所示的8x8交换网络组合起来，即可得到图3所示的32x32交换网络，由于四个8x8严格无阻塞，因此，图3所示的32x32交换网络也是严格无阻塞的。

32x32交换网络应用案例：

    按照该32x32交换网络，本实用新型定制了一套光通信设备，具体设计如下：

设备形态为高2U的19英寸标准机箱，内部由四块板卡组成：一块主控卡7，一块电源卡8、一块业务卡9、一块业务卡10。主控卡上的关键处理部件为一个ARM9芯片和一个FPGA芯片，每块业务卡上的关键处理部件各为一个ARM7芯片。每块业务卡上存在三个3316交换芯片，两块业务卡共六个3316交换芯片构成如图2所示32x32的交换网络，其中编号为1、2、5的三个3316交换芯片在一块业务卡上，编号为3、4、6的三个3316交换芯片在另一块业务卡上。设备的对外接口为主控卡上的网口，电脑通过网口来控制该设备。设备前视图如图8所示，设备侧视图如图9所示。

    电脑通过网口与主控卡上的ARM9芯片进行通信控制，主控卡上的ARM9芯片与FPGA芯片通过SPI进行通信控制，主控卡上的FPGA芯片与两块业务卡上的ARM7芯片通过串口进行通信控制，每块业务卡上的ARM7芯片都是通过IIC控制各自的三个3316交换芯片进行交换。详细通信如图10所示。

    当要进行交换时，流程如下：首先由电脑端生成交换数据，通过网口发送给主控卡上的ARM9芯片，然后ARM9芯片进行路由运算，计算出要切换的具体链路数据，通过SPI发送给主控卡上的FPGA芯片，接着FPGA芯片通过串口将要切换的具体链路数据发送给两块业务卡上的ARM7芯片，最后每块业务卡上的ARM7芯片通过IIC控制相应的3316交换芯片进行交换，以实现最终的交换。

32x32交换网络应用效果：

    传统的三级CLOS网络是一个三层交换网络，第一层由r个nxm组成，称为输入层；第二层由m个rxr组成，称为中间层；第三层由r个mxn组成，称为输出层。每个输入层交换单元和每个中间层交换单元之间有且仅有一个链接相连，每个中间层交换单元和每个输出层交换单元之间有且仅有一个链接相连，但是输入层交换单元和输出层交换单元没有链接。当m≥2n-1时，该三层CLOS网络为严格无阻塞网络。

     按照本实施例的32x32交换网络定制的一套光通信设备在实际应用中凸显了该交换网络的优越性。用传统的clos网络搭建而成的32x32严格无阻塞交换网络详细结构如图11所示，用该clos网络制成了一套同样功能的32x32光通信交换设备。两种设备最终指标对比情况如下表：

用本实用新型的32x32交换网络定制的设备	用传统clos 32x32交换网络定制的设备
		耗用6个VSC3316交换芯片	耗用12个VSC3316交换芯片
级联走线总数为64条	级联走线总数为128条
		每次交换所需要经过的VSC3316交换芯片个数灵活，最短路径交换时，只需要从入端口直接送到出端口即可。	任何一次交换都必须经过3个VSC3316交换芯片，即便全部链路空闲时，首次交换也得经过三个VSC3316交换芯片。

    从以上对比发现，采用本实用新型的32x32交换网络定制的设备，只需要6个3316交换芯片，硬件成本降低了；级联走线只需64条，降低了走线的数量和难度；而且交换时选择路由的灵活性提高了。

Claims (1)

1. 一种严格无阻塞的交换网络，其特征在于：该交换网络为2Nx2N交换网络，由6个NxN且 N必须为4的倍数的交换芯片搭建而成，每个NxN交换芯片都设有N个入通道和N个出通道，其中的第一NxN交换芯片（1）、第二NxN交换芯片（2）、第三NxN交换芯片（3）和第四NxN交换芯片（4）分别设有与交换网络外部连接的N/2个入通道和与交换网络内部连接的N/2个入通道以及与交换网络内部连接的N个出通道；第五NxN交换芯片（5）和第六NxN交换芯片（6）分别设有与交换网络内部连接的N个入通道以及与交换网络外部连接的N个出通道；其中第一NxN交换芯片（1）和第二NxN交换芯片（2）的N/4个入通道和N/4个出通道分别与第三NxN交换芯片（3）和第四NxN交换芯片（4）的N/4个出通道及N/4个入通道相连；第一NxN交换芯片（1）和第二NxN交换芯片（2）的N/2个出通道分别与第五NxN交换芯片（5）的两组N/2个入通道相连；第三NxN交换芯片（3）和第四NxN交换芯片（4）的 N/2个出通道分别与第六NxN交换芯片（6）的两组N/2个入通道相连。