CN204257176U - 像素电路、显示面板和显示装置 - Google Patents

Abstract

本实用新型提供一种像素电路，包括显示模块和触控模块，所述显示模块包括存储电容和发光二极管，所述像素电路还包括关闭电压输入端和数据信号输入端，所述触控模块与所述存储电容的第一端选择性地导通，并且所述存储电容的第一端与所述数据信号输入端选择性地导通，所述存储电容的第二端与所述关闭电压输入端选择性地导通，所述发光二极管的阳极与所述存储电容的第二端相连，所述发光二极管的阴极与第二电源输入端相连。本实用新型还提供一种显示面板和一种显示装置。由于像素电路的触控模块和显示模块之间至少共用了存储电容，因此，本实用新型所提供的像素电路具有简单的结构，兼具开口率大和能够实现触控这两个优点。

Description

像素电路、显示面板和显示装置

技术领域

本实用新型涉及有机发光二极管装置领域，具体地，涉及一种像素电路、一种包括所述像素电路的显示面板和一种包括该显示面板的显示装置。

背景技术

随着显示技术的进步，越来越多的有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode,AMOLED)显示面板进入市场，相对于传统的晶体管液晶显示面板，AMOLED具有更快的反应速度，更高的对比度以及更广大的视角，因此AMOLED越来越多的受到面板厂商的重视。

目前触摸操作已经得到越来越多的广泛应用，触摸屏的实现的方式通常有电阻式，电容式，光学式，声波式等，其中盒内电容式(In-cell Capacitive)触摸屏，由于其将触摸感应电路在显示面板内部实现，以及相对其他的触摸方式可以将显示面板做得更薄、更轻，以及更加节省成本等因素，使得盒内触摸面板得到越来越多的重视。

但是，在有机发光二极管显示面板的像素电路中已经具有多个用于显示的二极管，因此，再向像素电路中集成触摸元件则会增加像素电路的复杂程度，并降低显示面板的开口率。

因此，如何在确保显示面板开口率的情况下将触摸元件集成在有机发光二极管显示面板的像素电路中成为本领域亟待解决的技术问题。

实用新型内容

本实用新型的目的在于提供一种像素电路、包括所述像素电路的显示面板和包括所述像素电路的显示装置，所述像素电路中既集成有触摸元件，又具有相对较大的开口率。

为了实现上述目的，作为本实用新型的一个方面，提供一种像素电路，所述像素电路包括显示模块和触控模块，所述显示模块包括存储电容和发光二极管，其中，所述像素电路还包括关闭电压输入端和数据信号输入端，所述触控模块与所述存储电容的第一端选择性地导通，并且所述存储电容的第一端与所述数据信号输入端选择性地导通，所述存储电容的第二端与所述关闭电压输入端选择性地导通，所述发光二极管的阳极与所述存储电容的第二端相连，所述发光二极管的阴极与第二电源输入端相连。

优选地，所述显示模块包括第三薄膜晶体管和第六薄膜晶体管，所述第三薄膜晶体管的第一极与所述数据信号输入端相连，所述第三薄膜晶体管的第二极与所述存储电容的第一端相连，所述第六薄膜晶体管的第一极与所述存储电容的第一端相连，所述第六薄膜晶体管的第二极与所述关闭电压输入端相连。

优选地，所述像素电路包括第一扫描信号输入端和第三扫描信号输入端，所述第一扫描信号输入端与所述第三薄膜晶体管的栅极相连，所述第三扫描信号输入端与所述第六薄膜晶体管的栅极相连。

优选地，所述触控模块包括光敏二极管和第七薄膜晶体管，所述第七薄膜晶体管的栅极与第四扫描信号输入端相连，所述第七薄膜晶体管的第一极与所述存储电容的第一端相连，所述第七薄膜晶体管的第二极与所述光敏二极管的阴极相连，所述光敏二极管的阳极与所述第二电源输入端相连。

优选地，所述触控模块包括可变电容和第七薄膜晶体管，所述第七薄膜晶体管的栅极与第四扫描线输入端相连，所述第七薄膜晶体管的第一极与所述存储电容的第一端相连，所述第七薄膜晶体管的第二极与所述可变电容的第一端相连，所述可变电容的第二端浮置。

优选地，所述显示模块还包括第一电源输入端、第二扫描信号输入端、第一薄膜晶体管、第二薄膜晶体管、第四薄膜晶体管、第五薄膜晶体和保持电容，所述第一薄膜晶体管的第一极与所述第一电源输入端相连，所述第一薄膜晶体管的第二极与所述发光二极管的阳极相连，所述第二薄膜晶体管的栅极与第一扫描信号输入端相连，所述第二薄膜晶体管的第一极与参考电压输入端相连，所述第二薄膜晶体的第二极与所述第一薄膜晶体管的栅极相连，所述第三薄膜晶体管的栅极与所述第一扫描信号输入端相连，所述第四薄膜晶体管的第一极与所述第二薄膜晶体管的第二极相连，所述第四薄膜晶体管的第二极与所述存储电容的第一端相连，所述第四薄膜晶体管的栅极与第二扫描信号输入端相连，所述第五薄膜晶体管的栅极与第三扫描信号输入端相连，所述第五薄膜晶体管的第一极与所述第一薄膜晶体管的栅极相连，所述第五薄膜晶体管的第二极与所述存储电容的第二端相连，所述第六薄膜晶体管的栅极与所述第三扫描信号输入端相连，所述保持电容的第一端与所述发光二极管的阳极相连，所述保持电容的第二端与所述发光二极管的阴极相连。

作为本实用新型的另一个方面，提供一种显示面板，其中，所述显示面板包括本实用新型所提供的上述像素电路。

作为本实用新型的再一个方面，提供一种显示装置，其中，所述显示装置包括本实用新型所提供的上述显示面板。

在驱动本实用新型所提供的像素电路时，在触控阶段，所述存储电容用作所述触控模块的存储电容，所以，在所述触控模块中至少可以不再设置存储电容，因此，所述触控模块可以具有相对较为简单的结构。因此，在本实用新型所提供的像素电路中，兼具触控功能和较大的开口率。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：

图1是本实用新型所提供的像素电路的一种实施方式的电路图；

图2是本实用新型所提供的像素电路的另一种实施方式的电路图；

图3是本实用新型所提供的像素电路中，各个信号的时序图。

附图标记说明

100：显示模块            200：触控模块

T1：第一薄膜晶体管       T2：第二薄膜晶体管

T3：第三薄膜晶体管       T4：第四薄膜晶体管

T5：第五薄膜晶体管       T6：第六薄膜晶体管

T7：第七薄膜晶体管       C1：存储电容

C2：可变电容             Coled：维持电容

D1：光敏二极管           OLED：发光二极管

S1：第一扫描信号输入端

S2：第二扫描信号输入端

S3：第三扫描信号输入端

S4：第四扫描信号输入端

Vdata_TP：数据信号输入端

具体实施方式

以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。

如图1所示，作为本实用新型的一个方面，提供一种像素电路，所述像素电路包括显示模块100和触控模块200，显示模块100包括存储电容C1和发光二极管OLED，其中，所述像素电路还包括关闭电压输入端和数据信号输入端Vdata_TP，触控模块200与存储电容C1的第一端选择性地导通，并且存储电容C1的第一端N2与数据信号输入端Vdata_TP选择性地导通，存储电容C1的第二端N3与关闭电压输入端选择性地导通，发光二极管OLED的阳极与存储电容C1的第二端N3相连，发光二极管OLED的阴极与第二电源输入端相连。第二电源输入端提供的第二电源电压Vss大于从关闭电压输入端输入的关闭电压Voff。

所述像素电路的一个显示周期包括触控阶段和显示阶段，具体地：

在所述显示阶段(图3中的t4至t6)，触控模块200与存储电容C1的第一端N2断开；

在所述触控阶段(图3中的t1至t3)，触控模块200可以与存储电容C1的第一端N2导通，存储电容C1的第二端N3能够与关闭电压输入端导通，存储电容C1的第一端N2能够在触控阶段的初始化子阶段和触控感应信号输出子阶段与数据信号输入端Vdata_TP导通，存储电容C1的第一端N2能够在所述触控阶段的触控感应阶段与数据信号输入端Vdata_TP断开。

在所述显示阶段，触控模块200与存储电容C1的第一端N2断开，从而使得触控模块200在显示阶段不发挥作用。

在所述触控阶段的初始化子阶段(图3中的t1)，通过数据信号输入端Vdata_TP接入参考电压Vref，该参考电压Vref大于通过所述关闭电压输入端输入的关闭电压Voff。由于此时存储电容C1的第一端N2与数据信号输入端Vdata_TP导通，因此，存储电容C1的第一端N2的电压为参考电压Vref，存储电容C1的第二端N2的电压为关闭电压Voff。由此可知，在触控阶段的初始化子阶段，通过存储电容C1的第一端N2向触控模块200写入了用于初始化的参考电压Vref。

在所述触控阶段的触控感应子阶段(图3中的t2)，存储电容的第一端，存储电容的C1的第一端N2直接与触控模块200相连。当有触摸产生时，触控模块200会产生漏电流，从而改变存储电容C1的第一端N2的电位。由于存储电容C1在此子阶段不与数据信号输入端导通，所以存储电容C1将存储该电压改变，并没有放电现象的产生。

在触控阶段的触控感应信号输出子阶段(图3中的t3)，通过数据信号输入端Vdata_TP输入低电平信号VGL，因此，存储电容C1会向数据信号输入端Vdata_TP放电。当触控感应子阶段有触摸操作时存储电容C1两端电压不同于触控感应子阶段没有触摸操作时的电压，因此，触摸感应子阶段有触摸操作和无触摸操作分别产生强度不同的两种电流，根据数据信号输入端Vdata_TP在触控感应信号输出子阶段输出的电流强度可以判断是否有触摸操作产生。如图3中所示，如果触控感应阶段有触控操作发生，那么在触控感应信号输出子阶段，数据信号输入端输出的信号对应于箭头touch所指的实线；如果触控感应阶段没有触控操作发生，那么在触控感应信号输出子阶段，数据信号输入端输出的信号对应于箭头un-touch所指的虚线。

发光二极管OLED的阳极连接在存储电容C1的第二端N3，阴极连接在第二电源输入端，第二电源输入端提供的第二电源电压Vss大于从关闭电压输入端输入的关闭电压Voff，从而可以确保在整个触控阶段发光二极管OLED都是反接的。

通过上述描述可知，在触控阶段，存储电容C1用作触控模块200的存储电容，所以，在触控模块200中至少可以不再设置存储电容，因此，触控模块200可以具有相对较为简单的结构。因此，在本实用新型所提供的像素电路中，兼具触控功能和较大的开口率。

为了便于实现上文中所述的“存储电容C1的第一端N2与数据信号输入端Vdata_TP选择性地导通，存储电容C1的第二端N3与关闭电压输入端选择性地导通”，优选地，显示模块100可以包括第三薄膜晶体管T3和第六薄膜晶体管T6。第三薄膜晶体管T3的第一极与数据信号输入端Vdata_TP相连，第三薄膜晶体管T3的第二极与存储电容C1的第一端N2相连。第六薄膜晶体管T6的第一极与存储电容C1的第二端N3相连，第六薄膜晶体管T6的第二极与关闭电压输入端相连。

第六薄膜晶体管T6能够在所述触控阶段导通，第三薄膜晶体管T3能够在触控阶段的初始化子阶段和触控感应信号输出子阶段导通，并且第三薄膜晶体管T3能够在所述触控阶段的触控感应子阶段断开。

在这种实施方式中，触控模块200和显示模块100还共用了两个开关晶体管(即，第三薄膜晶体管和第六薄膜晶体管)，因此，可以进一步简化像素电路的结构，提高像素电路的开口率。

为了便于控制第三薄膜晶体管T3和第六薄膜晶体管T6的导通与关闭，优选地，所述像素电路包括第一扫描信号输入端S1和第三扫描信号输入端S3，第一扫描信号输入端S1与第三薄膜晶体管T3的栅极相连，第三扫描信号输入端S3与第六薄膜晶体管T6的栅极相连。

通过向第一扫描信号输入端S1和第三扫描信号输入端S3提供相应的扫描信号可以控制第三薄膜晶体管T3和第六薄膜晶体管T6按照上文中所述的时序打开或关闭。

在本实用新型中，对触控模块200的具体结构并不做限定。例如，触控模块200可以是光敏触控模块。如图1所述，触控模块200包括光敏二极管D1和第七薄膜晶体管T7，该第七薄膜晶体管T7的栅极与第四扫描信号输入端S4相连，第七薄膜晶体管T7的第一极与存储电容C1的第一端N2相连，第七薄膜晶体管T7的第二极与光敏二极管D1的阴极相连，光敏二极管D1的阳极与第二电源输入端Vss相连。

在触控感应子阶段，光敏二极管D1的阳极为第二电源输入端，阴极与存储电容C1的第一端N2相连，第二电源输入端提供的第二电源电压Vss高于此时存储电容C1的第一端N2的电压Vref，因此，光敏二极管D1处于导通的状态。当操作者触摸包括所述像素电路的显示面板时，会遮挡光敏二极管D1，从而导致流过光敏二极管D1的电流发生改变，从而改变存储电容C1的第一端N2的电压。

作为本实用新型的第二个方面，触控模块200可以为电容感应模块，如图2所示，触控模块200包括可变电容C2和第七薄膜晶体管T7，第七薄膜晶体管T7的栅极与第四扫描线输入端S4相连，第七薄膜晶体管T7的第一极与存储电容C1的第一端相连，第七薄膜晶体管T7的第二极与可变电容C2的第一端N2相连，可变电容C2的第二端浮置。

当操作者的手指触摸包括所述像素电路的显示面板时，会改变可变电容C2的电容，进而改变存储电容C1第一端N2的电压。

在本实用新型中，对显示模块100的具体结构并没有特殊的限制，只要可以与触控模块200共用存储电容C1、第三薄膜晶体管T3和第六薄膜晶体管T6即可。

作为本实用新型的一种优选实施方式，显示模块100可以具有补偿的功能。具体地，如图1和图2所示，显示模块100还包括第一电源输入端、第二扫描信号输入端S2、第一薄膜晶体管T1、第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体T5和保持电容Coled。第一薄膜晶体管T1的第一极与第一电源输入端相连，第一薄膜晶体管T1的第二极与发光二极管OLED的阳极相连。第一电源输入端能够提供第一电源电压Vdd。第二薄膜晶体管T2的栅极与第一扫描信号输入端S1相连，第二薄膜晶体管T2的第一极与参考电压输入端相连，第二薄膜晶体T2的第二极与第一薄膜晶体管T1的栅极(图中的节点N1)相连。第三薄膜晶体管T3的栅极与第一扫描信号输入端S1相连。第四薄膜晶体管T4的第一极与第二薄膜晶体管T2的第二极相连，第四薄膜晶体管T4的第二极与存储电容C1的第一端N2相连，第四薄膜晶体管T4的栅极与第二扫描信号输入端S2相连。相应地，第四薄膜晶体管T4的第一极还与第一薄膜晶体管T1的栅极相连，第四薄膜晶体管T4的第二极还与存储电容C1的第一端N2相连。第五薄膜晶体管T5的栅极与第三扫描信号输入端S3相连，第五薄膜晶体管T5的第一极与第一薄膜晶体管T1的栅极相连，第五薄膜晶体管T5的第二极与存储电容C1的第二端相连。第六薄膜晶体管T6的栅极与第三扫描信号输入端S3相连。保持电容Coled的第一端与发光二极管OLED的阳极相连，保持电容Coled的第二端与发光二极管OLED的阴极相连。

参考电压输入端输入的参考电压Vref、关闭电压输入端输入的关闭电压Voff、第一电源输入端输入的第一电源电压Vdd和第二电源输入端输入的第二电源电压Vss之间满足以下关系：

Vdd＞Vss＞Vref＞Voff；并且

Vref＞Voff+|Vth|，Vss＞Vref+|Vth|。

容易理解的是，第一薄膜晶体管T1在显示模块100中用作驱动薄膜晶体管。当显示模块100具有图1和图2中所示的结构时，既能够实现显示功能，又能够实现补偿功能，可以消除第一薄膜晶体管T1的阈值电压对发光二极管OLED的发光亮度的影响，提高了发光二极管的亮度均一性。

具体地，在显示阶段的初始化子阶段(图3中的t4)，向第二扫描信号输入端S2和第三扫描信号输入端S3输入高电平，打开第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6开启。此时，通过数据信号输入端Vdata_TP输入关闭电压Voff，因此，初始化的结果是，存储电容C1两端的压差为0。且存储电容C1第二端N3的电压为Voff，因此，OLED是反接的，处于不发光状态。同时，第一薄膜晶体管T1的栅极电压为通过数据信号输入端Vdata_TP输入的关闭电压Voff，因此，第一薄膜晶体管T1处于断开状态。

显示阶段的信号写入与阈值电压补偿子阶段(图3中的t5)包括信号写入子阶段A和阈值电压补偿子阶段B。在信号写入与阈值电压补偿子阶段，通过数据信号输入端Vdata_TP输入数据电压Vdata。

在信号写入子阶段A，通过第一扫描信号输入端S1和第三扫描信号输入端S3输入高电平信号，使得第二薄膜晶体管T2、第三薄膜晶体管T3、第五薄膜晶体管T5和第六薄膜晶体管T6导通。存储电容C1的第一端N2数据电压Vdata，存储电容C2的第二端N3写入关闭点烟Voff。第一薄膜晶体管T1的栅极电压为关闭电压Voff，因此处于关断状态。由于第二扫描信号输入端S2输入低电平，因此第四薄膜晶体管T4是断开的。

在阈值电压补偿子阶段B，持续向第一扫描信号输入端S1输入高电平，因此第二薄膜晶体管T2和第三薄膜晶体管T3导通，存储电容C1一端电压保持数据电压Vdata，由于通过第三扫描信号输入端S3输入低电平，因此第五薄膜晶体管T5和第六薄膜晶体管T6断开。由于第二薄膜晶体管T2的导通以及第五薄膜晶体管T5和第六薄膜晶体管T6的断开，第一薄膜晶体管T1的栅极被写入电平参考电压Verf。由前知道，存储电容C1的第二端N3的电压为关闭电压Voff，此时，第一薄膜晶体管T1的栅-源电压为Vref-Voff>∣Vth∣，因此第一薄膜晶体管T1将导通。保持电容Coled的第一端充电，直到保持电容Coled第一端的电压达到Vref-Vth为止。由于第二电源输入端输入的电压Vss大于参考电压Vref与第一薄膜晶体管的阈值电压的绝对值∣Vth∣之和，因此发光二极管OLED是反接的，处于不发光状态。这时存储电容C1两端的电压差为Vdata-(Vref-Vth)＝Vdata-Vref+Vth。由上知道，该阶段第一薄膜晶体管T1开启进行阈值电压补偿与其阈值电压是正值还是负值无关。

在显示阶段中的发光子阶段(图3中的t6)，通过第二扫描信号输入端S2输入高电平，因此第四薄膜晶体管T4导通。由于第一扫描信号输入端S1和第三扫描信号输入端S3均输入低电平，因此，第二薄膜晶体管T2、第三薄膜晶体管T3、第五薄膜晶体管T5和第六薄膜晶体管T6断开。由于第四薄膜晶体管T4导通，此时存储电容C1的一端电压将写入第一薄膜晶体管T1的栅极，这时第一薄膜晶体管T1的栅-源极电压保持为Vdata-Vref+Vth，第一薄膜晶体管T1的栅-源极电压大于Vth，且由于第一薄膜晶体管T1的栅-源电压减去第一薄膜晶体管T1的阈值电压Vth得到的值小于等于T1的漏-源电压Vds，即Vgs-Vth≤Vds，因此第一薄膜晶体管T1工作在饱和区，例如如下公式计算发光二极管OLED的开启电流：

I＝K(Vgs-Vth)²＝K(Vdata-Vref+Vth-Vth)²＝K(Vdata-Vref)²，

其中，K是与第一驱动晶体管T1的工艺参数和几何尺寸有关的常数。

有上述公式可知，发光二极管OLED的开启电流确实与第一薄膜晶体管T1的阈值电压无关，从而消除第一薄膜晶体管T1的阈值电压对OLED的发光亮度的影响，提高了发光二极管OLED发光亮度的均一性。

下面详细介绍本发明所提供的像素电路的驱动方法，所述驱动方法包括多个显示周期，每个所述显示周期都包括触控阶段和显示阶段，所述驱动方法包括：

在所述显示阶段，将所述触控模块与所述存储电容的第一端断开；

在所述触控阶段，将所述触控模块与所述存储电容的第一端导通，将所述存储电容的第二端与所述关闭电压输入端导通，其中：

在所述触控阶段的初始化子阶段，向所述数据信号输入端输入参考电压，并将所述存储电容的第一端与所述数据信号输入端导通；

在所述触控阶段的触控感应子阶段，将所述存储电容的第一端与所述数据信号输入端断开；

在所述触控阶段的触控感应信号输出子阶段，将所述存储电容的第一端与所述数据信号输入端导通，并向所述数据信号输入端输入低电平信号。

利用上述驱动方法驱动本实用新型所提供的像素电路时，既可以实现像素电路的显示功能，又可以实现像素电路的触控功能。

为了便于控制，优选地，所述显示模块包括第三薄膜晶体管和第六薄膜晶体管，所述第三薄膜晶体管的第一极与所述数据信号输入端相连，所述第三薄膜晶体管的第二极与所述存储电容的第一端相连，所述第六薄膜晶体管的第一极与所述存储电容的第一端相连，所述第六薄膜晶体管的第二极与所述关闭电压输入端相连，

在所述触控阶段，将所述第六薄膜晶体管导通；

在触控阶段的初始化子阶段和触控感应信号输出子阶段，将所述第三薄膜晶体管导通；

在所述触控阶段的触控感应子阶段，将所述第三薄膜晶体管断开。

为了便于控制第三薄膜晶体管和第六薄膜晶体管的通断，优选地，所述像素电路包括第一扫描信号输入端和第三扫描信号输入端，所述第一扫描信号输入端与所述第三薄膜晶体管的栅极相连，所述第三扫描信号输入端与所述第六薄膜晶体管的栅极相连，

在所述触控阶段，向所述第三扫描信号输入端输入高电平信号；

在触控阶段的初始化子阶段和触控感应信号输出子阶段，向所述第一扫描信号输入端输入高电平信号；

在所述触控阶段的触控感应子阶段，向所述第一扫描信号输入端输入低电平信号。

如上文中所述，所述触控模块可以为光敏触控模块。在这种实施方式中，所述触控模块包括光敏二极管和第七薄膜晶体管，所述第七薄膜晶体管的栅极与第四扫描信号输入端相连，所述第七薄膜晶体管的第一极与所述存储电容的第一端相连，所述第七薄膜晶体管的第二极与所述光敏二极管的阴极相连，所述光敏二极管的阳极与所述第二电源输入端相连。

所述触控模块还可以为电容触控模块，在这种实施方式中，所述触控模块包括可变电容和第七薄膜晶体管，所述第七薄膜晶体管的栅极与第四扫描线输入端相连，所述第七薄膜晶体管的第一极与所述存储电容的第一端相连，所述第七薄膜晶体管的第二极与所述可变电容的第一端相连，所述可变电容的第二端浮置。

当所述像素电路具有6T2C结构时，在所述显示阶段中：

在数据写入子阶段向所述第一扫描信号输入端提供高电平信号；

在初始化阶段和发光阶段向所述第二扫描信号输入端提供高电平信号；

在所述数据写入子阶段向所述第三扫描信号输入端提供高电平信号；

始终向所述第四扫描信号输入端提供低电平信号。

作为本实用新型的另一个方面，提供一种显示面板，其中，所述显示面板包括本实用新型所提供的上述像素电路。容易理解的是，所述显示面板为有机发光二极管显示面板(即，OLLED显示面板)。

由于像素电路的触控模块和显示模块之间至少共用了存储电容，因此，本实用新型所提供的像素电路具有简单的结构，兼具开口率大和能够实现触控这两个优点。

容易理解的是，在本实用新型所提供的显示面板中，第一电源输入端、第二电源输入端、参考电压输入端、关闭电压输入端均是和提供给相应电压信号的直流电源相连的，数据信号输入端是与数据线相连的，第一扫描信号输入端、第二扫描信号输入端、第三扫描信号输入端和第四扫描信号输入端均是与相应的扫描线相连的。

作为本实用新型的再一个方面，提供一种显示装置，其中，所述显示装置包括本实用新型所提供的上述像素电路。

所述显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (8)

1.一种像素电路，所述像素电路包括显示模块和触控模块，所述显示模块包括存储电容和发光二极管，其特征在于，所述像素电路还包括关闭电压输入端和数据信号输入端，所述触控模块与所述存储电容的第一端选择性地导通，并且所述存储电容的第一端与所述数据信号输入端选择性地导通，所述存储电容的第二端与所述关闭电压输入端选择性地导通，所述发光二极管的阳极与所述存储电容的第二端相连，所述发光二极管的阴极与第二电源输入端相连。

2.根据权利要求1所述的像素电路，其特征在于，所述显示模块包括第三薄膜晶体管和第六薄膜晶体管，所述第三薄膜晶体管的第一极与所述数据信号输入端相连，所述第三薄膜晶体管的第二极与所述存储电容的第一端相连，所述第六薄膜晶体管的第一极与所述存储电容的第一端相连，所述第六薄膜晶体管的第二极与所述关闭电压输入端相连。

3.根据权利要求2所述的像素电路，其特征在于，所述像素电路包括第一扫描信号输入端和第三扫描信号输入端，所述第一扫描信号输入端与所述第三薄膜晶体管的栅极相连，所述第三扫描信号输入端与所述第六薄膜晶体管的栅极相连。

4.根据权利要求1所述的像素电路，其特征在于，所述触控模块包括光敏二极管和第七薄膜晶体管，所述第七薄膜晶体管的栅极与第四扫描信号输入端相连，所述第七薄膜晶体管的第一极与所述存储电容的第一端相连，所述第七薄膜晶体管的第二极与所述光敏二极管的阴极相连，所述光敏二极管的阳极与所述第二电源输入端相连。

5.根据权利要求1所述的像素电路，其特征在于，所述触控模块包括可变电容和第七薄膜晶体管，所述第七薄膜晶体管的栅极与第四扫描线输入端相连，所述第七薄膜晶体管的第一极与所述存储电容的第一端相连，所述第七薄膜晶体管的第二极与所述可变电容的第一端相连，所述可变电容的第二端浮置。

6.根据权利要求2至5中任意一项所述的像素电路，其特征在于，所述显示模块还包括第一电源输入端、第二扫描信号输入端、第一薄膜晶体管、第二薄膜晶体管、第四薄膜晶体管、第五薄膜晶体和保持电容，所述第一薄膜晶体管的第一极与所述第一电源输入端相连，所述第一薄膜晶体管的第二极与所述发光二极管的阳极相连，所述第二薄膜晶体管的栅极与第一扫描信号输入端相连，所述第二薄膜晶体管的第一极与参考电压输入端相连，所述第二薄膜晶体的第二极与所述第一薄膜晶体管的栅极相连，所述第三薄膜晶体管的栅极与所述第一扫描信号输入端相连，所述第四薄膜晶体管的第一极与所述第二薄膜晶体管的第二极相连，所述第四薄膜晶体管的第二极与所述存储电容的第一端相连，所述第四薄膜晶体管的栅极与第二扫描信号输入端相连，所述第五薄膜晶体管的栅极与第三扫描信号输入端相连，所述第五薄膜晶体管的第一极与所述第一薄膜晶体管的栅极相连，所述第五薄膜晶体管的第二极与所述存储电容的第二端相连，所述第六薄膜晶体管的栅极与所述第三扫描信号输入端相连，所述保持电容的第一端与所述发光二极管的阳极相连，所述保持电容的第二端与所述发光二极管的阴极相连。

7.一种显示面板，其特征在于，所述显示面板包括权利要求1至6中任意一项所述的像素电路。

8.一种显示装置，其特征在于，所述显示装置包括权利要求7所述的像素电路。