CN204216889U

CN204216889U - 一种共用硬件资源的伏尔/仪表着陆双模接收机

Info

Publication number: CN204216889U
Application number: CN201420745639.8U
Authority: CN
Inventors: 赵建伟; 武云云; 米正衡; 李辉
Original assignee: CETC 20 Research Institute
Current assignee: CETC 20 Research Institute
Priority date: 2014-12-01
Filing date: 2014-12-01
Publication date: 2015-03-18
Anticipated expiration: 2024-12-01

Abstract

本实用新型涉及一种共用硬件资源的伏尔/仪表着陆双模接收机，解决了现有技术中不能同时实现机载VOR导航和ILS引导着陆功能，且在硬件通路上VOR与ILS的航向无法共用相同的硬件资源的问题，其技术方案是包括VOR/LOC接收通道、GS接收通道、电源、综合信号处理器和接口电路；接收通道将射频信号转换为中频信号后接入综合信号处理器，综合信号处理器将信号进行处理得到最终数据输入接口电路，接口电路将数据转换为总线形式传给童虎；同时用户也可下达控制指令，层层逆向反馈给S1和S2。本实用新型同时实现了机载VOR导航和ILS引导着陆功能；在硬件通路上VOR与ILS的航向共用相同的硬件资源，实现动态配置工作，占用资源少，成本低。

Description

一种共用硬件资源的伏尔/仪表着陆双模接收机

技术领域

本实用新型涉及一种双模接收机，特别涉及一种共用硬件资源的伏尔/仪表着陆双模接收机。

背景技术

伏尔接收机，即VOR接收机接收空中地面导航台信息，向处于航路的飞行器提供航路导航，也作非精密进近引导。VOR系统工作频段108～117.95MHz，共200个频道，频率间隔50kHz。

仪表着陆系统，即ILS接收机接收空中地面导航台信息，向着陆过程中的飞机提供着陆引导信息，包括航向道信息和下滑道信息。ILS的航向信标，即LOC工作频段为108.10～111.95MHz，下滑信标，即GS的工作频段329.15～335.00MHz，共40个波道，航向和下滑波道配对工作，波道间隔航向为50kHz，下滑为150kHz。

目前，上述两种机载设备都是航空机载所需设备，相对于已有设备，其改进主要在于采用可重复利用的射频通道和处理通道，减少设备体积、重量、功耗和成本，并在现有设备基础上改进动态范围和精度。

研究ILS相关的文献专利较多，但ILS和VOR组合实现的文献并不多，比较典型的一篇是2010年西安电子科技大学杨兴耀的硕士论文《仪表着陆与伏尔导航系统的研究与实现》(导师：张辉教授)，文中分别讲述了ILS和VOR的原理，重点讲了VOR导航接收机的实现，并没提到通道硬件资源共用，甚至没提到通道的处理方式，仅使用一块电路板进行信息处理，不属于双模接收机的范畴。文中给出的灵敏度指标为：ILS航向-99dBm，ILS下滑-87dBm，VOR-99dBm。

发明内容

本实用新型的目的是针对现有技术中存在的不足，设计一种共用硬件资源的伏尔/仪表着陆双模接收机，同时实现机载VOR导航和ILS引导着陆功能；在硬件通路上VOR与ILS的航向共用相同的硬件资源。

本实用新型解决的技术问题是：设计一种共用硬件资源的伏尔/仪表着陆双模接收机，解决了现有技术中不能同时实现机载VOR导航和ILS引导着陆功能，且在硬件通路上VOR与ILS的航向无法共用相同的硬件资源的问题，实现了动态配置工作，占用资源少，成本低。

本实用新型的技术方案是：设计一种共用硬件资源的伏尔/仪表着陆双模接收机，包括VOR/LOC接收通道S1、GS接收通道S2、电源S5、综合信号处理器S3和接口电路S4；VOR/LOC接收通道S1从ILS/VOR机载接收天线接收VOR/LOC射频信号，并将此射频信号转换为中频信号，传入综合信号处理器S3；GS接收通道S2从ILS/VOR机载接收天线接收GS射频信号，并将此射频信号转换为中频信号，传入综合信号处理器S3；综合信号处理器S3对传入的VOR/LOC接收通道S1的中频信号进行处理，得到VOR方位信息信号、LOC偏差信息信号，传入接口电路S4；综合信号处理器S3对传入的GS接收通道S2中的中频信号进行处理得到GS偏差信息信号，传入接口电路S4；接口电路S4将VOR方位信息信号、LOC偏差信息信号和GS偏差信息信号转换为R422总线形式传送至用户；用户下达控制指令，经R422总线形式传入接口电路S4，经接口电路S4传入综合信号处理器S3，经综合信号处理器S3提取，处理为通道控制信号后传入VOR/LOC接收通道S 1和GS接收通道S2；电源S5的输出信号接入综合信号处理器3，通过综合信号处理器3实现对VOR/LOC接收通道S1、GS接收通道S2、综合信号处理器S3和接口电路S4的供电。

本实用新型的进一步技术方案是：所述的VOR/LOC接收通道S 1、GS接收通道S2均包括基准源A0、限幅器A1、预选器A2、低噪声放大器A3、频率合成器A4、混频器A5、中频晶体滤波器A6、放大器A7和功分器A8；射频信号进入限幅器A1，经由限幅器A1幅度限定后接入预选器A2；经由预选器A2滤除杂散信号后接入低噪声放大器A3；经由低噪声放大器A3降低噪声后接入混频器A5，同时基准源A0和综合信号处理器S3所反馈的通道控制信号通过频率合成器A4共同合成本振后接入混频器A5；经由混频器A5进行混频处理，产生中频信号后接入晶体滤波器A6；经由晶体滤波器A6进行滤波处理后接入AGC放大器A7；经由AGC放大器A7将信号放大后接入功分器A8；功分器A8输出主路输出信号、检测输出信号和检波输出信号，其中检测输出信号和检波输出信号在接收通道的调试和检测时使用，主路输出信号接入综合处理器S3进行下一步信号处理。

本实用新型的进一步技术方案是：所述综合信号处理器S3包括FPGA中频信号处理模块B1、DSP数据处理模块B2和FPGA接口控制模块B3；VOR/LOC接收通道S1和GS接收通道S2输出的中频信号接入FPGA中频信号处理模块B1，经由FPGA中频信号处理模块B1抽取、数字滤波、数字下变频、数字幅度解调及数字调频解调后得到的幅度和相位信号送入DSP数据处理模块B2，经由DSP数据处理模块B2引导信息解算、平滑滤波、插值算法后得到的VOR方位信号、LOC偏差信号和GS偏差信号传入FPGA接口控制模块B3；经由FPGA接口控制模块B3后接入接口电路S4；来自接口电路S4的控制指令依次经FPGA接口控制模块B3、DSP数据处理模块B2和FPGA中频信号处理模块B1，并由FPGA中频信号处理模块B1转换为通道控制信号后反馈给VOR/LOC接收通道S1和GS接收通道S2。

发明效果

本实用新型的技术效果在于：设计一种共用硬件资源的伏尔/仪表着陆双模接收机，ILS航向即LOC和VOR共用同一个射频接口，且使用同一块数字信号处理板对ILS和VOR信号进行数据处理，集成度高，节省资源，减小了设备体积。且灵敏度高，ILS航向接收灵敏度达到-103dBm，优于国军标要求的-97dBm；ILS下滑接收灵敏度达到-93dBm，优于国军标要求的-87dBm。VOR灵敏度-103dBm，优于标准-93dBm。本实用新型同时实现机载VOR导航和ILS引导着陆功能；在硬件通路上VOR与ILS的航向共用相同的硬件资源，实现动态配置工作，占用资源少，成本低。LOC和GS功能同时工作，作为仪表着陆引导系统；VOR作为航向导航系统，与LOC功能分时工作；同时具备甚高频全向信标(VOR)接收功能，能够输出VOR台站识别音；具备仪表着陆航向信标(LOC)接收功能，能够输出LOC台站识别音；并且具有自检功能。

附图说明

图1为本实用新型结构示意图；

图2为本实用新型中VOR/LOC接收通道、GS接收通道结构示意图

图3为本实用新型中综合信号处理器结构示意图。

附图标记说明：S1-VOR/LOC接收通道；S2-GS接收通道；S3-综合信号处理器；S4-接口电路；S5-电源；A0-基准源；A1-限幅器；A2-预选器；A3-低噪声放大器；A4-频率合成器；A5-混频器；A6-晶体滤波器；A7-AGC放大器；A8-功分器；B1-FPGA中频信号处理模块；B2-DSP数据处理模块；B3-FPGA接口控制模块。

具体实施方式

下面结合具体实施实例，对本实用新型技术方案进一步说明。

1、参见图1，本实用新型设计设计一种共用硬件资源的伏尔/仪表着陆双模接收机，包括VOR/LOC接收通道S1、GS接收通道S2、电源S5、综合信号处理器S3和接口电路S4；VOR/LOC接收通道S1从ILS/VOR机载接收天线接收VOR/LOC射频信号，并将此射频信号转换为中频信号，传入综合信号处理器S3；GS接收通道S2从ILS/VOR机载接收天线接收GS射频信号，并将此射频信号转换为中频信号，传入综合信号处理器S3；综合信号处理器S3对传入的VOR/LOC接收通道S1的中频信号进行处理，得到VOR方位信息信号、LOC偏差信息信号，传入接口电路S4；综合信号处理器S3对传入的GS接收通道S2中的中频信号进行处理得到GS偏差信息信号，传入接口电路S4；接口电路S4将VOR方位信息信号、LOC偏差信息信号和GS偏差信息信号转换为R422总线形式传送至用户；用户下达控制指令，经R422总线形式传入接口电路S4，经接口电路S4传入综合信号处理器S3，经综合信号处理器S3提取，处理为通道控制信号后传入VOR/LOC接收通道S1和GS接收通道S2；S5将输入的电源转换成接收机各模块需要的直流电平，并有电磁兼容滤波和加电控制功能，S5的输出信号直接接入综合信号处理器，电源S5的输出信号接入综合信号处理器3，通过综合信号处理器3实现对VOR/LOC接收通道S1、GS接收通道S2、综合信号处理器S3和接口电路S4的供电。

2、参见图2，本实用新型中的VOR/LOC接收通道S1、GS接收通道S2均包括基准源A0、限幅器A1、预选器A2、低噪声放大器A3、频率合成器A4、混频器A5、中频晶体滤波器A6、放大器A7和功分器A8；射频信号进入限幅器A1，经由限幅器A1幅度限定后接入预选器A2；经由预选器A2滤除杂散信号后接入低噪声放大器A3；经由低噪声放大器A3降低噪声后接入混频器A5，同时基准源A0和综合信号处理器S3所反馈的通道控制信号通过频率合成器A4共同合成本振后接入混频器A5；经由混频器A5进行混频处理，产生中频信号后接入晶体滤波器A6；经由晶体滤波器A6进行滤波处理后接入AGC放大器A7；经由AGC放大器A7将信号放大后接入功分器A8；功分器A8输出20MHz主路输出信号、检测输出信号和检波输出信号，其中检测输出信号和检波输出信号在接收通道的调试和检测时使用，20MHz主路输出信号接入综合处理器S3进行下一步信号处理。

3、参见图3，综合信号处理器S3包括FPGA中频信号处理模块B1、DSP数据处理模块B2和FPGA接口控制模块B3；VOR/LOC接收通道S1和GS接收通道S2输出的中频信号接入FPGA中频信号处理模块B1，经由FPGA中频信号处理模块B1抽取、数字滤波、数字下变频、数字幅度解调及数字调频解调后得到的幅度和相位信号送入DSP数据处理模块B2，经由DSP数据处理模块B2引导信息解算、平滑滤波、插值算法后得到的VOR方位信号、LOC偏差信号和GS偏差信号传入FPGA接口控制模块B3；经由FPGA接口控制模块B3后接入接口电路S4；来自接口电路S4的控制指令依次经FPGA接口控制模块B3、DSP数据处理模块B2和FPGA中频信号处理模块B1，并由FPGA中频信号处理模块B1转换为通道控制信号后反馈给VOR/LOC接收通道S1和GS接收通道S2。

Claims

1.一种共用硬件资源的伏尔/仪表着陆双模接收机，其特征在于，包括VOR/LOC接收通道(S1)、GS接收通道(S2)、电源(S5)、综合信号处理器(S3)和接口电路(S4)；VOR/LOC接收通道(S1)从ILS/VOR机载接收天线接收VOR/LOC射频信号，并将此射频信号转换为中频信号，传入综合信号处理器(S3)；GS接收通道(S2)从ILS/VOR机载接收天线接收GS射频信号，并将此射频信号转换为中频信号，传入综合信号处理器(S3)；综合信号处理器(S3)对传入的VOR/LOC接收通道(S1)的中频信号进行处理，得到VOR方位信息信号、LOC偏差信息信号，传入接口电路(S4)；综合信号处理器(S3)对传入的GS接收通道(S2)中的中频信号进行处理得到GS偏差信息信号，传入接口电路(S4)；接口电路(S4)将VOR方位信息信号、LOC偏差信息信号和GS偏差信息信号转换为R422总线形式传送至用户；用户下达控制指令，经R422总线形式传入接口电路(S4)，经接口电路(S4)传入综合信号处理器(S3)，经综合信号处理器(S3)提取，处理为通道控制信号后传入VOR/LOC接收通道(S1)和GS接收通道(S2)；电源(S5)的输出信号接入综合信号处理器(S3)，通过综合信号处理器(S3)实现对VOR/LOC接收通道(S1)、GS接收通道(S2)、综合信号处理器(S3)和接口电路(S4)的供电。

2.如权利要求1所述的一种共用硬件资源的伏尔/仪表着陆双模接收机，其特征在于，所述的VOR/LOC接收通道(S1)、GS接收通道S2均包括基准源(A0)、限幅器(A1)、预选器(A2)、低噪声放大器(A3)、频率合成器(A4)、混频器(A5)、中频晶体滤波器(A6)、放大器(A7)和功分器(A8)；射频信号进入限幅器(A1)，经由限幅器(A1)幅度限定后接入预选器(A2)；经由预选器(A2)滤除杂散信号后接入低噪声放大器(A3)；经由低噪声放大器(A3)降低噪声后接入混频器(A5)，同时基准源(A0)和综合信号处理器(S3)所反馈的通道控制信号通过频率合成器(A4)共同合成本振后接入混频器(A5)；经由混频器(A5)进行混频处理，产生中频信号后接入晶体滤波器(A6)；经由晶体滤波器(A6)进行滤波处理后接入AGC放大器(A7)；经由AGC放大器(A7)将信号放大后接入功分器(A8)；功分器(A8)输出主路输出信号、检测输出信号和检波输出信号，其中检测输出信号和检波输出信号在接收通道的调试和检测时使用，主路输出信号接入综合处理器(S3)进行下一步信号处理。

3.如权利要求1所述的一种共用硬件资源的伏尔/仪表着陆双模接收机，其特征在于，综合信号处理器(S3)包括FPGA中频信号处理模块(B1)、DSP数据处理模块(B2)和FPGA接口控制模块(B3)；VOR/LOC接收通道(S1)和GS接收通道(S2)输出的中频信号接入FPGA中频信号处理模块(B1)，经由FPGA中频信号处理模块(B1)抽取、数字滤波、数字下变频、数字幅度解调及数字调频解调后得到的幅度和相位信号送入DSP数据处理模块(B2)，经由DSP数据处理模块(B2)引导信息解算、平滑滤波、插值算法后得到的VOR方位信号、LOC偏差信号和GS偏差信号传入FPGA接口控制模块(B3)；经由FPGA接口控制模块(B3)后接入接口电路(S4)；来自接口电路(S4)的控制指令依次经FPGA接口控制模块(B3)、DSP数据处理模块(B2)和FPGA中频信号处理模块(B1)，并由FPGA中频信号处理模块(B1)转换为通道控制信号后反馈给VOR/LOC接收通道(S 1)和GS接收通道(S2)。