实用新型内容
为了克服上述现有技术的缺陷,本实用新型提供了一种加密存储盘,具有对存储在普通硬盘的数据进行加解密的功能,能够满足各种层次、不同的加密算法需求。
为解决现有技术存在的问题,本实用新型的技术方案为:
一种加密存储盘,该加密存储盘具有数据加密和解密功能,包含了通信接口连接器,桥接控制电路,普通硬盘以及加密解密电路;其中,
所述加密解密电路用于对数据进行加密或者解密处理;
所述通信接口连接器与主机和桥接控制电路相连接;
所述桥接控制电路与普通硬盘和加密解密电路相连接,用于控制所述通信接口连接器、加密解密电路和普通硬盘进行数据传输和处理。
优选地,当数据存入该加密存储盘时,在所述桥接控制电路的控制下,该数据先经所述加密解密电路加密后再存储至所述普通硬盘内;
当从该加密存储盘读取数据时,在所述桥接控制电路的控制下,先读取所述普通硬盘中的数据,再将该数据经所述加密解密电路解密后发送给主机。
优选地,所述的通信接口连接器,采用如下连接器中的任一种:USB、SCSI、IDE、SATA、PCI-E、SAS、RS232、UART、SD或MMC。
优选地,所述的桥接控制电路包括处理器、接口电路一、主缓冲存储器、缓冲存储器一、缓冲存储器二、接口电路二、接口电路三。
优选地,所述的桥接控制电路是一个单芯片集成电路。
优选地,所述的加密解密电路,包括处理器、接口电路、缓冲存储器一、缓冲存储器二以及加密解密算法模块;
所述加密解密算法模块用于执行加密或者解密操作;
所述接口电路用于接收来自桥接控制电路的命令和数据并将该数据存放在缓冲存储器一内;
所述缓冲存储器一和缓冲存储器二用于数据缓存,其中,所述缓冲存储器一将数据发送给加密解密电路;所述缓冲存储器二用于缓存经过加密解密电路加密或解密后的数据,并将该数据通过所述接口电路返回给桥接控制电路。
优选地,所述的加密解密电路是一个单芯片集成电路。
优选地,所述的加密解密电路的加密或解密算法,采用如下算法中任一种:多项式扰码、AES、DES、RSA、ECC、SHA、GOST、或者中国商用密码局制定的算法。
优选地,所述的普通硬盘为固态硬盘或者HDD硬盘。
优选地,所述的接口电路一与所述的通信接口连接器相适应;
所述的接口电路二与所述普通硬盘的接口相适应;
所述的接口电路三与所述加密解密电路的接口相适应;
所述接口电路一、接口电路二以及接口电路三采用如下标准接口的任一种:USB、SCSI、IDE、SATA、PCI-E、SAS、RS232、UART、SD或MMC。
与现有技术相比,本实用新型的技术方案,在数据加密方面,采用单独的加密算法芯片对数据进行加解密,可配置多种算法,同时由于算法的更新而升级的成本较低,且不影响加密存储盘的整体技术方案架构;另外在电脑主机的通讯接口和桥接方面,由于不受加密功能的限制,可根据市场需求选择桥接控制电路,可灵活地实现各种规格的通讯接口和通讯速率。总之,采用本实用新型的技术方案,可灵活地配置各种加密算法和通讯接口,满足不同层次、不同国家和地区的加密存储盘市场需求。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
相反,本实用新型涵盖任何由权利要求定义的在本实用新型的精髓和范围上做的替代、修改、等效方法以及方案。进一步,为了使公众对本实用新型有更好的了解,在下文对本实用新型的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本实用新型。
图1示出了根据本实用新型的一种加密存储盘的实施例的系统架构图,该实例中的加密存储盘(2)包含了通信接口连接器(21)、桥接控制电路(22)、普通硬盘(23)和加密解密电路(24)。
加密解密电路(24)用于对数据进行加密或者解密处理;
通信接口连接器(21)与主机(1)和桥接控制电路(22)相连接;
桥接控制电路(22)与普通硬盘(23)和加密解密电路(24)相连接,用于控制所述通信接口连接器(21)、加密解密电路(24)和普通硬盘(23)进行数据传输和处理;负责和电脑主机、和加密解密电路、和普通硬盘之间的通讯和数据传输。
数据传输过程具体如下:
当数据存入该加密存储盘时,在所述桥接控制电路(22)的控制下,该数据先经所述加密解密电路(24)加密后再存储至所述普通硬盘(23)内;
当从该加密存储盘读取数据时,在所述桥接控制电路(22)的控制下,先读取所述普通硬盘(23)中的数据,再将该数据经所述加密解密电路(24)解密后发送给主机(1)。
通信接口连接器(21)可以是一种接插件,采用如下连接器的任一种:USB,SCSI,IDE,SATA,PCI-E,SAS,RS232,UART,SD或MMC。
普通硬盘(23)存储加密的数据,可以是非易失性存储介质的硬盘,也可以是磁碟存储介质的硬盘。
所述的加密解密电路是一个单芯片集成电路,内置有加解密算法模块,可采用如下之一种:多项式扰码、AES、DES、RSA、ECC、SHA、GOST、或者中国商用密码局制定的算法。
图2示出了图1所示实施例中的桥接控制电路的内部原理框图,桥接控制电路(22)可以由独立电路系统集成,也可以是一个单芯片集成电路。包括处理器(2200)、接口电路一(2201)、主缓冲存储器(2202)、缓冲存储器一(2203)、缓冲存储器二(2204)、接口电路二(2205)、接口电路三(2206)。
所述的接口电路一(2201),连接外部的通信接口连接器(21),可采用如下定义之一种的接口:USB、SCSI、IDE、SATA、PCI-E、SAS、RS232、UART、SD或MMC;所述的接口电路二(2204),连接外部的普通硬盘(23),可采用如下定义之一种的接口:USB、SCSI、IDE、SATA、PCI-E、SAS;所述的接口电路三(2206),连接外部的加密解密电路(24),可采用如下定义之一种的接口:USB、SCSI、IDE、SATA、PCI-E、SAS、RS232、UART、SD或MMC;所述的处理器(2200)负责和电脑主机(1)、和加密解密电路(24)、普通硬盘(23)的通讯和数据传输,同时还控制各接口电路、各缓存存储区的运作;所述的主缓冲存储器(2202),缓存和主机所通讯的数据;所述的缓冲存储器一(2203),缓存和普通硬盘所通讯的数据;所述的缓存存储器二(2204),缓存和加密解密电路所通讯的数据。
图3示出了图1所示实施例中的加密解密电路的内部原理框图,加密解密电路(24)可以由独立电路系统集成,也可以是一个单芯片集成电路,包括处理器(2400)、接口电路(2401)、缓冲存储器一(2403)、缓冲存储器二(2404)以及加解密算法模块(2402)。
所述的处理器(2400),负责和桥接控制电路(22)的命令通讯和数据收发,负责控制接口电路(2401)、缓冲存储器一(2403)、缓存存储器二(2404)、加解密算法模块(2402);所述的缓冲存储器一(2403),缓存来自接口电路(2401)的数据,并在处理器(2400)的控制下发送给加解密算法模块(2402)进行加解密操作;所述的缓冲存储器二(2404),缓存来自加解密算法模块(2402)的数据,并在处理器(2400)的控制下、经接口电路(2401)发送给桥接控制电路(22);所述的接口电路(2401),可采用如下的一种接口:USB、SCSI、IDE、SATA、PCI-E、SAS、RS232、UART、SD或MMC,并和桥接控制电路(22)的接口电路三(2206)匹配;所述的接口电路(2401),接收来自桥接控制电路(22)的命令和数据,并将数据存放在缓冲存储器一(2403)中;所述的加解密算法模块(2402),在处理器(2400)的调度和控制下、读取缓冲存储器一(2403)的数据、并进行加密运算,再将加密处理后的数据回传到缓冲存储器二(2404),最后经接口电路(2401)返回给桥接控制电路(22)。加解密算法模块(2402)中内置的数据的加密和解密运算,可采用如下之一种算法:多项式扰码、AES、DES、RSA、ECC、SHA、GOST、或者中国商用密码局制定的算法。
当主机(1)对加密存储盘(2)存放数据时,桥接控制电路(22)接收来自主机(1)的原始数据,并发送给加密解密电路(24)进行加密;加密解密电路(24)对数据进行加密运算后,将加密后的数据返回给桥接控制电路(22);桥接控制电路(22)再把加密数据存放到普通硬盘(23)内,从而实现数据加密的功能;
当主机(1)对加密存储盘(2)读取数据时候,桥接控制电路(22)根据主机(1)的读取命令,从普通硬盘(23)读取数据(加密),并传送给加密解密电路(24)进行解密;加密解密电路(24)对数据进行解密运算后,将解密后的数据返回给桥接控制电路(22);桥接控制电路(22)再把解密后的数据上传给主机(1),从而实现数据解密的功能。
现结合图1、图2和图3,本实用新型的一种加密存储盘实施例的加解密读写流程和机理,具体实施方式介绍如下:
1.加密写入流程:
1)主机(1)发出写入命令,并将需要写入的明文数据、通过通信接口连接器(21)传输给加密存储盘(2);
2)接口电路一(2201)将收到的明文数据缓存在主缓冲存储器(2202);
3)处理器(2200)向加密解密电路(24)发出加密命令,并把待加密的数据从主缓冲存储器(220)转存到缓存存储器二(2204);
4)接口电路三(2206)将缓冲存储区二(2204)的数据发给加密解密电路(24);
5)加密解密电路(24)的接口电路(2401)将接收到的数据存入缓冲存储器一(2403);
6)处理器(2400)向加解密算法模块(2402)发出加密操作的命令;
7)加解密算法模块(2402)读取缓冲存储器一(2403)的数据,并进行加密运算;
8)加解密算法模块(2402)将加密后的数据存入缓冲存储器二(2404)
9)接口电路(2401)在处理器(2400)的控制下,将缓冲存储器二(2404)的加密数据发给桥接控制电路(22);
10)桥接控制电路(22)的接口电路三(2206)将收到的加密数据存入缓冲存储器二(2204);
11)处理器(2200)将缓冲存储器二(2204)的加密数据转存入缓冲存储器一(2203);
12)接口电路二(2205)在处理器(2200)控制下,将缓冲存储器一(2203)的加密数据写入普通硬盘(23),从而完成数据的加密写入操作,实现对存储盘数据的加密功能。
2.解密读取流程:
1)主机(1)向加密存储盘(2)发出数据读取命令;
2)桥接控制电路(22)根据主机的读取命令,读取普通硬盘(23)上的数据;
3)接口电路二(2205)将收到的数据存入缓冲存储器一(2203);
4)处理器(2200)将缓冲存储器一(2203)的加密数据转存入缓冲存储器二(2204);
5)处理器(2400)向加解密电路(24)发出解密操作的命令;
6)接口电路三(2206)将缓冲存储区二(2204)的数据发给加密解密电路(24);
7)加密解密电路(24)的接口电路(2401)将接收到的数据存入缓冲存储器一(2403);
8)加解密算法模块(2402)读取缓冲存储器一(2403)的数据,并进行解密运算;
9)加解密算法模块(2402)将解密后的数据存入缓冲存储器二(2404)
10)接口电路(2401)在处理器(2400)的控制下,将缓冲存储器二(2404)的解密数据发给桥接控制电路(22);
11)桥接控制电路(22)的接口电路三(2206)将收到的解密数据存入缓冲存储器二(2204);
12)处理器(2200)将缓冲存储器二(2204)的解密数据转存入主缓冲存储器(2202);
13)接口电路一(2201)在处理器(2200)控制下,将主缓冲存储器(2202)的解密数据、经通信接口连接器(21)传输给主机(1),从而完成数据的解密读取操作,实现对存储盘数据的解密功能。
图4示了根据本实用新型的加密存储盘作为USB接口的加密移动存储硬盘的应用实例。加密存储盘(2)为加密移动硬盘,其中,通信接口连接器(21)采用USB接插件;桥接控制电路(22)采用USB-SATA桥接芯片;加密解密电路(24)采用加密芯片;普通硬盘(23)的硬盘接口为SATA接口。
加解密电路(24)采用带AES算法的加密芯片,内部的硬盘则采用SATA接口硬盘(23)。
USB接插件(21),用于连接电脑主机;USB-SATA桥接芯片(22)采用USB通讯协议和电脑主机通讯,并采用SATA通讯协议和内部的SATA接口固态硬盘(23)进行读写,还采用SATA通讯协议和加密芯片(24)进行通讯和数据传输;加密芯片(24)内置有AES算法,可对数据进行加解密运算;SATA接口硬盘(23),为普通的采用磁碟作为存储介质的硬盘,用于存放加密的数据。
图4所示的本实用新型的实施例的加解密读写机理和流程,可参照图1所示实施例的说明,在此不予赘述。
图5示出了根据本实用新型加密存储盘作为SAS接口的加密固态硬盘的另一应用实例。加密存储盘(2)为SAS接口的加密固态硬盘,其中,通信接口连接器(21)采用SAS接插件(21);桥接控制电路(22)采用SAS-SATA桥接芯片;加密解密电路(24)采用加密芯片;普通硬盘(23)的硬盘接口为SATA接口。
加解密电路采用带AES算法的加密芯片(24),内部的硬盘则采用SATA接口固态硬盘(23)。
所述的SAS接插件(21),为标准的SAS接口插座,可接入主机的SAS通讯接口;
所述的SAS-SATA桥接芯片(22)采用SAS通讯协议和电脑主机通讯,并采用SATA通讯协议对SATA接口固态硬盘(23)进行读写,还采用PCI-E通讯协议和加密芯片(24)进行通讯和数据传输;
所述的加密芯片(24)内置有AES算法,可对数据进行加解密运算;
所述的SATA接口固态硬盘(23),采用闪烁存储器(NAND Flash)作为存储介质,存放加密的数据。
图5所示的本实用新型的实施例的加解密读写机理和流程,可参照图1所示实施例的说明,在此不予赘述。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。