CN204189819U - 一种led倒装芯片及led倒装芯片的图形化衬底 - Google Patents

一种led倒装芯片及led倒装芯片的图形化衬底 Download PDF

Info

Publication number
CN204189819U
CN204189819U CN201420478991.XU CN201420478991U CN204189819U CN 204189819 U CN204189819 U CN 204189819U CN 201420478991 U CN201420478991 U CN 201420478991U CN 204189819 U CN204189819 U CN 204189819U
Authority
CN
China
Prior art keywords
patterned substrate
electrode
flip chip
led flip
utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420478991.XU
Other languages
English (en)
Inventor
马亮
李金权
刘素娟
裴晓将
胡兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU XINBO ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
JIANGSU XINBO ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU XINBO ELECTRONIC TECHNOLOGY Co Ltd filed Critical JIANGSU XINBO ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201420478991.XU priority Critical patent/CN204189819U/zh
Application granted granted Critical
Publication of CN204189819U publication Critical patent/CN204189819U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本实用新型涉及一种LED倒装芯片及LED倒装芯片的图形化衬底,图形化衬底的表面设置有具有三角形横截面且相互平行的沟槽、或者设置有由多个排布成规则形状的凸起结构组成的图形阵列。一种LED倒装芯片,包括图形化衬底、外延层、P电极和N电极,所述图形化衬底设置于外延层的上表面,所述P电极和N电极分别设置于所述外延层的下表面。本实用新型可以增加光子从芯片内部出射的几率,即增加器件的光线抽取效率,进而提高LED的亮度和电光转换效率。

Description

一种LED倒装芯片及LED倒装芯片的图形化衬底
技术领域
本实用新型涉及LED光电子器件的制造技术领域,特别涉及一种LED倒装芯片及LED倒装芯片的图形化衬底。
背景技术
使用砷化物AlxInyGa1-x-yAs(0≤x,y≤1;x+y≤1)、磷化物AlxInyGa1-x-yP(0≤x,y≤1;x+y≤1)、氮化物AlxInyGa1-x-yN(0≤x,y≤1;x+y≤1;纤锌矿晶体结构)半导体材料的发光二极管LED以其节能、环保、长寿命等优点逐渐在电子显示屏、景观照明、矿灯、路灯、液晶显示器背光源、普通照明、光盘信息存储、生物医药等领域展开广泛应用。上述化合物半导体可以覆盖从红外、可见到紫外光的全部光谱能量范围,而通过控制氮化物合金的阳离子组分可以准确地定制LED器件的发射波长。从应用领域范围、市场容量来看,又以氮化物LED的应用为大宗、主流,比如,以白光LED为应用代表的半导体照明行业。
最近几年,采用倒装结构的氮化物LED芯片技术越来越受到关注和重视。其原因在于,一方面,倒装芯片结构克服了原有正装芯片结构在散热、电流扩展和电极遮挡出光等缺点;另一方面,在借鉴了集成电路行业中有关倒装技术、晶圆键合技术、表贴技术等工艺方法后,经历了一定时间的吸收、积累和发展后,其技术路线逐渐成熟起来。尽管如此,在芯片的光线抽取效率方面,倒装芯片还有待进一步提高。这个问题早已存在,并非倒装芯片独有。无论是正装结构芯片,还是垂直结构芯片,都在考虑如何将光线从器件的氮化物外延层或者衬底中更多地抽取到空气或其它介质中。与正装或垂直芯片不同的是,倒装芯片的出光主要从衬底抽取,而非主要从p型外延层或透明电极。因此,有必要针对外延衬底的表面进行图形化设计,以提高光线抽取效率,最大程度地减少由于全反射造成的器件效率降低。
以在SiC(0001)晶面方向进行GaN基蓝光LED外延生长,并制作倒装芯片为例,由于要使光线更多地从衬底表面(未进行外延生长的一侧)出射,而光线从SiC射入到空气中的全反射角仅仅只有约22度(取SiC的折射率为2.7,空气为1.0),因此需要对衬底表面进行粗化或图形化工艺处理,否则,从有源区复合的光子将很难出器件中逃逸出来,器件的外量子效率就会明显降低。同时,由于产生的光子不能有效抽取出来,将增加器件热量转换,对器件的效率、性能参数和可靠性等质量特征造成进一步地的不利影响。
此外,在其它类型衬底上进行的外延和倒装芯片加工过程,大多也存在类似地问题。比如,在蓝宝石上进行氮化物LED外延、倒装芯片加工的情形就十分相似。因此,如何设计LED倒装芯片的图形化结构,并配套相应的工艺方法就成为提高器件电光转换效率的掣肘问题。
实用新型内容
本实用新型所要解决的技术问题是提供一种采用具有三角形横截面的平行沟槽或者是图形阵列、能够增加LED倒装芯片的光子提取效率、提高器件的电光转换效率的一种LED倒装芯片及LED倒装芯片的图形化衬底。
本实用新型解决上述技术问题的技术方案如下:一种LED倒装芯片、LED倒装芯片的图形化衬底,图形化衬底的表面设置有具有三角形横截面且相互平行的沟槽、或者设置有由多个排布成规则形状的凸起结构组成的图形阵列。
本实用新型的有益效果是:通过本实用新型所述的在LED器件晶圆上未进行外延生长的衬底一侧加工制作的平行沟槽或者规则排布的图形阵列,可以增加光子从芯片内部出射的几率,即增加器件的光线抽取效率,进而提高LED的亮度和电光转换效率。
在上述技术方案的基础上,本实用新型还可以做如下改进。
进一步,所述三角形横截面的底角范围为10至80度。
进一步,所述沟槽的宽度范围是10nm至200μm。
进一步,所述图形阵列按照矩形或六角密排阵列的方式排布,且矩形和六角密排阵列的边长的尺寸范围是10nm至50μm。
进一步,所述凸起结构的形状为圆锥体、类圆锥体、正多棱锥、半球体、球缺体、圆柱体、正多面体中的一种或多种。
进一步,所述凸起结构的底部的尺寸范围是10nm至50μm;每个凸起结构的高度尺寸范围是10nm至50μm。
进一步,一种具有图形化衬底的LED倒装芯片,包括图形化衬底、外延层、P电极和N电极,所述图形化衬底设置于外延层的上表面,所述P电极和N电极分别设置于所述外延层的下表面。
进一步,所述外延层的材料为砷化物、磷化物、氮化物中的至少一种。
附图说明
图1为本实用新型具有沟槽的图形化衬底的截面示意图;
图2为本实用新型具有沟槽的图形化衬底的立体示意图;
图3为本实用新型图形阵列呈矩形排布形式的俯视示意图;
图4为本实用新型图形阵列呈现六角密排形式的俯视示意图;
图5为本实用新型具有圆锥形的图形阵列排布形式的图形化衬底的截面示意图;
图6为本实用新型具有类圆锥体的图形阵列排布形式的图形化衬底的截面示意图;
图7为本实用新型圆锥形图形阵列呈矩形排布方式时的立体示意图;
图8为本实用新型圆锥形图形阵列呈六角密排方式时的立体示意图;
图9为本实用新型具有平行沟槽图形结构的LED倒装芯片的截面示意图;
附图中,各标号所代表的部件列表如下:
1、图形化衬底,2、沟槽,3、凸起结构,4、图形阵列,5、外延层,6、P电极,7、N电极。
具体实施方式
以下结合附图对本实用新型的原理和特征进行描述,所举实例只用于解释本实用新型,并非用于限定本实用新型的范围。
如图1所示,为本实用新型具有沟槽的图形化衬底的截面示意图;图2为本实用新型具有沟槽的图形化衬底的立体示意图;图3为本实用新型图形阵列呈矩形排布形式的俯视示意图;图4为本实用新型图形阵列呈现六角密排形式的俯视示意图;图5为本实用新型具有圆锥形的图形阵列排布形式的图形化衬底的截面示意图;图6为本实用新型具有类圆锥体的图形阵列排布形式的图形化衬底的截面示意图;图7为本实用新型圆锥形图形阵列呈矩形排布方式时的立体示意图;图8为本实用新型圆锥形图形阵列呈六角密排方式时的立体示意图;图9为本实用新型具有平行沟槽图形结构的LED倒装芯片的截面示意图。
实施例1
一种LED倒装芯片的图形化衬底,图形化衬底1的表面设置有具有三角形横截面且相互平行的沟槽2、或者设置有由多个排布成规则形状的凸起结构3组成的图形阵列4。
所述三角形横截面优选的为等腰三角形,所述三角形横截面的底角范围为10至80度。所述沟槽2的宽度范围是10nm至200μm。所述图形阵列4按照矩形或六角密排阵列的方式排布,且矩形和六角密排阵列的边长的尺寸范围是10nm至50μm。
所述凸起结构3的形状为圆锥体、类圆锥体、正多棱锥、半球体、球缺体、圆柱体、正多面体中的一种或多种。
所述凸起结构3的底部的尺寸范围是10nm至50μm;每个凸起结构3的高度尺寸范围是10nm至50μm。
一种具有图形化衬底的LED倒装芯片,包括图形化衬底1、外延层5、P电极6和N电极7,所述图形化衬底1设置于外延层5的上表面,所述P电极6和N电极7分别设置于所述外延层5的下表面。
所述外延层5的材料为砷化物AlxInyGa1-x-yAs,其中,0≤x,y≤1,x+y≤1、磷化物AlaInbGa1-a-bP,其中,0≤a,b≤1,a+b≤1、氮化物AlcIndGa1-c-dN,其中,0≤c,d≤1,c+d≤1中的至少一种。
一种具有图形化衬底的LED倒装芯片的制作方法,包括以下步骤:
步骤1:在衬底上进行LED外延结构生长,并将LED倒装芯片的P电极和N电极在外延片的同侧引出,得到第一晶圆;
步骤2:选择一个搬运衬底,将搬运衬底用键合方法粘接到第一晶圆的引出P电极和N电极的一侧,得到第二晶圆;
步骤3:将第二晶圆进行研磨、减薄处理;
步骤4:在第二晶圆中衬底被减薄的一侧进行光阻的制作或掩膜图形的制作;
步骤5:在衬底被减薄的一侧使用干法或湿法刻蚀制作多个相互平行的沟槽或图形阵列;
步骤6:将第一晶圆从第二晶圆上采用剥离方法移取下来;
步骤7:将第一晶圆进行划片、崩片、点测和分选工艺,得到具有图形化衬底的LED倒装芯片。
所述键合方法包括UV固化键合、热熔键合和热塑键合中的一种或几种;所述剥离方法包括UV光照剥离、受热剥离和化学溶液剥离中的一种或几种。
所述搬运衬底的材质为蓝宝石、碳化硅、氮化镓、氮化铝、硅、二氧化硅、氧化镓、氧化锌、尖晶石、铝酸锂、镓酸锂和铌酸锂中的一种。
本实用新型提出的用于倒装LED芯片的图形化结构的特殊之处在于采用了具有三角形横截面的平行沟槽,或者是具有规则排布特征的图形阵列。进一步地,本实用新型的独特在于:一方面,平行沟槽之间不存在因相交而形成的基台面;另一方面,规则排布的图形阵列之间也不存在台面结构,这与开孔方式也有明显的特征差别。
这种规则排布的图形阵列技术方案类似于在本行业中已经广泛使用的“图形化衬底”技术。不过,“图形化衬底”技术是在进行外延生长的衬底一侧进行图形加工,而且图形之间存在着一定的间隙。此外,“图形化衬底”的制作是在外延生长过程之前完成的。例如,“图形化蓝宝石衬底(PSS)”就是“图形化衬底”技术的典型代表,它是目前LED行业的主要技术方案之一。需要说明的是,“图形化衬底”技术的主要功能在于提高氮化物外延材料的晶体生长质量,并增加衬底和外延层之间的界面反射,这与本实用新型所述图形化结构的功能不相同。总之,“图形化衬底”技术与本实用新型所述的规则排布图形技术是相似而又不同的。
本实用新型所述的在未进行外延生长的衬底一侧加工平行沟槽结构,各条沟槽之间相互平行。平行沟槽的横截面,如图1所示,为三角形。三角形的底宽和高分别用D和H表示,两个底角用α和β表示。沟槽的宽度或三角形底宽D的尺寸范围是10nm至200μm,沟槽的深度或三角形高度H范围是10nm至200μm。优选截面三角形为等腰三角形的情形,即α=β,而此种情况下底角α和β大小范围为10至80度。平行沟槽结构的三维立体结构图如图2所示。可以看到,这种图形化结构中无基台面特征出现。
同时,本实用新型所述的图形化结构还包含图形阵列的情形。该图形阵列的特征在于,图形按照矩形阵列或六角密排(正六边形密排)阵列方式周期性排布。矩形阵列和六角密排阵列的具体排布方式分别如图3和图4所示,其中阵列的周期尺寸和图形的底部尺寸分别用字母P和D表示。周期尺寸P的取值范围是10nm至50μm。而单个图形的底部尺寸D的取值范围是10nm至50μm;单个图形的高度尺寸范围H是10nm至50μm。
对于单个图形,形态可以是圆锥体、类圆锥体(“蒙古包”形态)、正多棱锥、半球体、球缺体、圆柱体、正多面体中的至少一种。或者,还可以在这些图形表面进行规则或不规则形态的表面粗化工艺处理。
比如,当单个图形的形态是圆锥体和“蒙古包”形态时,它们的截面示意图分别如图5、图6所示。其中,单个图形的底部直径和高度分别用D和H表示。当单个图形是圆锥体时,且按照矩形阵列排布时,其三维立体结构的效果如图7所示;若按照六角密排阵列排布时,其三维立体结构的效果如图8所示。
如图9所示,它给出了本实施例将要加工的倒装LED芯片的截面示意图。其中,在SiC衬底上未进行外延生长一侧进行了平行沟槽的设计:沟槽的截面为等腰三角形,底角为50度,底宽4μm,三角形高度或沟槽深度为2.4μm。下面,将详细描述具体的加工步骤。
首先选择2英寸6H-SiC(0001)晶圆作为外延衬底A,其厚度为430±15μm,并且对蓝光420nm至480nm波段透明。在MOCVD机台上对衬底A进行GaN基蓝光LED的外延结构生长,以In0.2Ga0.8N/GaN作为多量子有源区的组分结构。待外延结构生长完毕,便开始对该外延片进行倒装芯片加工。其中,n电极采用了穿孔刻蚀工艺,即外延片的n型GaN薄膜通过这些穿孔结构实现与n电极的导通。此外,p、n电极均由欧姆接触层、反射层、阻挡层和键合层组成。其中,p、n极的欧姆接触层分别采用Ni/Au和Pt形成的透明电极制作;反射层采用Al或Ag制作;阻挡层采用Ni或Ti/W制作;键合层采用Au-Sn合金制作。当p、n电极制作完毕后,便形成了晶圆级LED器件,记作晶圆B。
第二步,选择2英寸蓝宝石平衬底(双面抛光)作为搬运衬底C,蓝宝石的厚度为430±10μm,总厚度变化(TTV)、弯曲度、翘曲度均不超过10μm。先在搬运衬底C的一侧上旋涂50μm厚的UV环氧树脂光刻胶SU8,并在90℃温度下烘烤10分钟,再与晶圆B的电极一侧压合在一起。最后,在UV光源(峰值波长365nm)下,让蓝宝石衬底一侧迎着光源照射5分钟。如此,搬运衬底C就和晶圆B实现了键合,结合后的晶圆记为晶圆D。
第三步,先将晶圆D从蓝宝石衬底C一侧固定在瓷盘上,固定的办法可采用蜡键合方法。具体实施时,使用自动或半自动的蜡键合机完成相关工艺步骤。然后,将固定好晶圆D的瓷盘装入研磨设备,进行研磨、减薄,外延SiC衬底A减薄至约100μm。进一步地,对减薄的晶圆D进行抛光工艺处理,保证抛光后的衬底A表面粗糙度满足条件:Ra≤2nm。此后,将晶圆D从瓷盘上取下,使用丙酮、异丙醇(IPA)各超声波清洗15分钟,并使用去离子水喷淋清洗10分钟。最后,使用氮气旋转干处理以备后用。
第四步,在晶圆D上SiC衬底A减薄的一侧进行光阻掩膜图形的制作。光阻掩膜图形设计为宽度为2μm,厚度为2μm的长条,各长条相互平行且间距恒定为2μm,长条的方向垂直于SiC衬底A的主定位边。
第五步,使用感应耦合等离子体反应离子刻蚀(ICP-RIE)系统对完成光阻图形制作的晶圆D进行刻蚀。主要的工艺步骤条件如下:刻蚀腔的压强设定为0.2Pa,刻蚀气体选择SF6,且流量为80sccm,上、下电极的功率分别为1200W、500W。主刻蚀步骤完成后,在刻蚀系统中进行O2原位清洁处理,以清除刻蚀过程中产生的副产物。同时,完成其它各项工艺参数的设定,编制好刻蚀程序,然后执行刻蚀。最后,便可得到满足规格条件的平行沟槽结构。
第六步,将晶圆B从晶圆D上剥离。本实施例中剥离方法主要采用化学溶液剥离的办法。首先将晶圆D置于与UV光刻胶SU8相匹配的去胶液中浸泡10分钟,然后利用超声处理的办法实现晶圆B的剥离。同时,搬运衬底C也从晶圆D上分离,清洗后的搬运衬底C仍可以被重复使用。此后,对剥离下的晶圆B进行清洗:使用丙酮、异丙醇(IPA)各清洗10分钟,并使用去离子水清洗10分钟。最后,使用氮气枪将晶圆B吹干。
第七步,将晶圆B进行划片、崩片处理,并对分离器件进行点测和分选,得到按照光电参数分Bin的标准芯片出货形态。至此,具有平行沟槽图形结构的倒装LED芯片加工完毕。
以上所述仅为本实用新型的较佳实施例,并不用以限制本实用新型,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种LED倒装芯片的图形化衬底,其特征在于:图形化衬底(1)的未进行外延生长的衬底一侧的表面设置有具有三角形横截面且相互平行的沟槽(2)、或者设置有由多个排布成规则形状的凸起结构(3)组成的图形阵列(4),所述三角形横截面的底角范围为10至80度。
2.根据权利要求1所述的图形化衬底,其特征在于:所述沟槽(2)的宽度范围是10nm至200μm。
3.根据权利要求1所述的图形化衬底,其特征在于:所述图形阵列(4)按照矩形或六角密排阵列的方式排布,且周期尺寸范围是10nm至50μm。
4.根据权利要求1所述的图形化衬底,其特征在于:所述凸起结构(3)的形状为圆锥体、类圆锥体、正多棱锥、半球体、球缺体、圆柱体、正多面体中的一种或多种。
5.根据权利要求1所述的图形化衬底,其特征在于:所述凸起结构(3)的底部的尺寸范围是10nm至50μm;每个凸起结构(3)的高度尺寸范围是10nm至50μm。
6.一种利用如权利要求1至5中任一所述的图形化衬底制作的LED倒装芯片,其特征在于:包括图形化衬底(1)、外延层(5)、P电极(6)和N电极(7),所述图形化衬底(1)设置于外延层(5)的上表面,所述P电极(6)和N电极(7)分别设置于所述外延层(5)的下表面。
7.根据权利要求6所述的LED倒装芯片,其特征在于:所述外 延层(5)的材料为砷化物、磷化物、氮化物中的至少一种。
CN201420478991.XU 2014-08-22 2014-08-22 一种led倒装芯片及led倒装芯片的图形化衬底 Expired - Fee Related CN204189819U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420478991.XU CN204189819U (zh) 2014-08-22 2014-08-22 一种led倒装芯片及led倒装芯片的图形化衬底

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420478991.XU CN204189819U (zh) 2014-08-22 2014-08-22 一种led倒装芯片及led倒装芯片的图形化衬底

Publications (1)

Publication Number Publication Date
CN204189819U true CN204189819U (zh) 2015-03-04

Family

ID=52621794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420478991.XU Expired - Fee Related CN204189819U (zh) 2014-08-22 2014-08-22 一种led倒装芯片及led倒装芯片的图形化衬底

Country Status (1)

Country Link
CN (1) CN204189819U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183678A (zh) * 2014-08-22 2014-12-03 江苏鑫博电子科技有限公司 一种led倒装芯片、led倒装芯片的图形化衬底及制作方法
CN117096238A (zh) * 2023-10-18 2023-11-21 江西兆驰半导体有限公司 一种复合衬底及其制备方法、led芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183678A (zh) * 2014-08-22 2014-12-03 江苏鑫博电子科技有限公司 一种led倒装芯片、led倒装芯片的图形化衬底及制作方法
CN117096238A (zh) * 2023-10-18 2023-11-21 江西兆驰半导体有限公司 一种复合衬底及其制备方法、led芯片
CN117096238B (zh) * 2023-10-18 2024-04-09 江西兆驰半导体有限公司 一种复合衬底及其制备方法、led芯片

Similar Documents

Publication Publication Date Title
US9496472B2 (en) Wafer-level flip chip device packages and related methods
KR101059992B1 (ko) 발광 소자
RU2528604C2 (ru) Светоизлучающий прибор и способ его изготовления
US8063557B2 (en) Light-emitting device having wavelength-converting materials therewithin
CN103474425B (zh) 高发光均匀性的微型柔性led面阵器件及制备方法
CN106025028B (zh) 倒装发光二极管芯片及其制作方法
KR101876008B1 (ko) Led 구조체 및 이의 전사방법
CN103474445A (zh) 微型led集成阵列器件及制备方法
CN104183678A (zh) 一种led倒装芯片、led倒装芯片的图形化衬底及制作方法
CN103390613A (zh) 高发光均匀性的密排列led面阵器件及制备方法
CN103400918A (zh) 透明电极高密度柔性led微显示阵列器件及制作方法
CN106374020A (zh) 一种薄膜芯片的制作方法及其薄膜芯片
WO2014140796A1 (en) Wafer-level flip chip device packages and related methods
CN204189819U (zh) 一种led倒装芯片及led倒装芯片的图形化衬底
CN102185069B (zh) 具有多重环带结构分布图形的衬底及其制法与应用
CN109065689B (zh) 一种Micro LED封装结构及其制备方法
KR100958590B1 (ko) 광추출 효율을 높인 발광다이오드 소자 및 이의 제조방법
CN103426875A (zh) 透明电极柔性led微显示阵列器件及制备方法
CN101958374B (zh) 发光元件及其制造方法
CN102176500B (zh) 降低GaN外延生长位错集中的微纳米结构及其应用
JP5837006B2 (ja) 光半導体装置の製造方法
CN202363515U (zh) 一种led器件及其led模组器件
CN208352328U (zh) 一种Micro LED封装结构
CN101257068A (zh) 提高大功率发光二极管光提取效率的方法
CN102347434A (zh) 倒装结构的发光二极管芯片及制作方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150304

Termination date: 20160822