CN204180059U - 一种用于无人机的地空窄带通信系统 - Google Patents

Abstract

本实用新型公开了一种用于无人机的地空窄带通信系统，包括用于地面设备的发射端和用于地无人机的接收端；所述的发射端包括第一FPGA、DAC、滤波电路和射频发射模块，所述的接收端包括射频接收模块、中频滤波模块、ADC和第二FPGA，射频接收模块接收来自外部的通信信号以及来自第二FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出通过ADC与第二FPGA连接，第二FPGA的增益控制输出与射频接收模块连接，第二FPGA还通过内部接口输出解调数据。本实用新型对可遥测、遥控、数传的无人机的系统中的地空通信子系统进行完善，具有发射端功耗低、接收端数据处理精确等优点。

Description

一种用于无人机的地空窄带通信系统

技术领域

本实用新型涉及一种用于无人机的地空窄带通信系统。

背景技术

无人机具有费效比低、零伤亡和部署灵活等优点，可以帮助甚至是代替人类在很多场景中发挥作用，如灾后的人员搜救、基础设施监察等。无论在民用还是军用领域，无人机均有着广阔的应用和发展前景。

可遥测、遥控、数传的无人机的系统包括空-地双向通信和地-地双向通信两部分，按照传输数据类型进行划分，可分为宽带信号通信和窄带信号通信两种类型，其中宽带信号为无人机侦察图像数据传输业务和无人机遥测业务，窄带信号为手持终端与无人机间遥控通信业务，手持终端与车载终端间通信业务。而窄带通信中包括用于地面设备的发射端和用于无人机的接收终端。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种发射端功耗低、接收端数据处理精确的用于无人机的地空窄带通信系统。

本实用新型的目的是通过以下技术方案来实现的：一种用于无人机的地空窄带通信系统，它包括用于地面设备的发射端和用于无人机的接收端；

所述的发射端包括第一FPGA、DAC、高频滤波电路和射频发射模块，第一FPGA的数字信号输出与DAC连接，第一FPGA的功率控制输出与射频发射模块连接，DAC的输出与高频滤波电路连接，高频滤波电路的输出与射频发射模块连接；

所述的第一FPGA包括交织模块、组帧模块、卷积编码模块、QPSK映射模块、成型滤波模块、DUC模块和功率控制模块，数据源输入交织模块，交织模块的输出与组帧模块连接，组帧模块的输出与卷积编码模块连接，卷积编码模块的输出与QPSK映射模块连接，QPSK映射模块的输出与成型滤波模块连接，成型滤波模块的输出与DUC模块连接，DUC模块的输出与DAC连接，功率控制模块的输出与射频发射模块连接；

所述的接收端包括射频接收模块、中频滤波模块、ADC和第二FPGA，射频接收模块接收来自外部的通信信号以及来自第二FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出与ADC连接，ADC的输出与第二FPGA连接，第二FPGA的时钟控制输出与ADC连接，第二FPGA的增益控制输出与射频接收模块连接，第二FPGA还通过内部接口输出解调数据；

所述的第二FPGA包括下变频模块、小数抽取模块、粗频偏校正模块、窄带滤波模块、位同步模块、精频偏同步模块、译码/判决模块、解交织模块和匀速缓冲模块，下变频模块的输入与ADC连接，下变频模块的输出与小数抽取模块连接，小数抽取模块的输出与粗频偏校正模块连接，粗频偏校正模块的输出与窄带滤波模块连接，窄带滤波模块的输出与位同步模块连接，位同步模块的输出与精频偏同步模块连接，精频偏同步模块的输出与译码/判决模块连接，译码/判决模块的输出与解交织模块连接，解交织模块的输出与匀速缓冲模块连接，匀速缓冲模块的输出通过内部接口输出解调增益。

所述的成型滤波模块采用alhpa=0.5的根升余弦滤波，阶数范围为48-52；所述的卷积编码模块的参数为（2,1,7）。

所述的下变频模块包括正交混频电路、低通滤波电路和数控振荡电路，正交混频电路的输入分别与ADC输入信号和数控振荡电路连接，正交混频电路输出I、Q两路信号至低通滤波电路，低通滤波电路输出I、Q两路信号至小数抽取模块，所述的数控振荡电路使用CORDIC算法。仅消耗少量的寄存器和加法器资源，不消耗RAM，资源损耗基本上可以忽略不计。

所述的小数抽取模块对下变频模块得到的基带信号进行小数倍抽取，输出信号样值至粗频偏校正模块；所述的窄带滤波模块用于进一步滤除残余的带外噪声。

由于解扩后信号带宽只有180kHz左右，而最高多普勒频偏达3kHz，在某些干扰情况下，频偏可能会超出常规的锁相环捕获带之外，所以这里将载波同步部分拆分成“粗频偏校正”和“精频偏同步”两个环节。

所述的粗频偏校正模块包括正交混频电路、消除调制信息电路、FFT电路、谱线峰值搜索电路、计算频偏电路和数控振荡电路，正交混频电路接收来自小数抽取模块输出的信号，正交混频电路的输出分别与窄带滤波模块和消除调制信息电路连接，消除调制信息电路的输出与FFT电路连接，FFT电路的输出与谱线峰值搜索电路连接，谱线峰值搜索电路的输出与计算频偏电路连接，计算频偏电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接。

输入信号是4倍符号采样率，进入4次方运算模块，消除QPSK的调制信息，获得单音频点信息。经过FFT和谱线峰值搜索，即可获取粗频偏信息。其中FFT的点数使用2048点，可以获得足够低的残余频偏，保证精频偏同步模块的正常捕获。校正一次后，后续几次FFT得到的粗频偏信息接近，峰值足够，则认为已经稳定，无需再校正；否则认为系统失步，重新进行粗频偏校正。

由于频偏较大，DDC，实施的是稍微宽带的滤波，保证信号谱不受损坏；在粗频偏校正完成后，再进行一次窄带滤波，进一步滤除残余的带外噪声。所述的窄带滤波模块用于进一步滤除残余的带外噪声。

由于窄带信号的信号带宽较小，不使用SCFDE等均衡技术。

位同步使用Gardner算法，对少量的残余频偏不敏感(按照3kHz最大频偏，4.5Mbaud/s左右波特率算，残余频偏大约是码元速率的0.1%左右)，可以位于频率同步模块之前。输入数据进行小数倍内插/抽取后，得到4倍符号采样率的信号；对4倍样值信号进行gardner位定时误差估计，得到瞬时误差值，通过环路滤波器滤除高频噪声后，驱动NCO产生定时内插使能及内插参数；“Farrow定时内插”模块使用farrow结构，插值得到准确的码元判决点，最终通过输出缓冲输出；所述的Farrow结构是一种高效的多项式内插实现结构。

所述的位同步模块包括输入缓冲模块、reg模块、定时误差估计模块、环路滤波器、数控振荡电路、定时内插模块、输出缓冲模块和两个移位寄存器，输入缓冲模块的输入与窄带滤波模块连接，输入缓冲模块的输出与reg模块连接，reg模块的输出与其中一个移位寄存器连接，此移位寄存器的输出与定时内插模块连接，定时内插模块的一路输出与另一个移位寄存器连接，此移位寄存器的输出与定时误差模块连接，定时误差估计模块的输出与环路滤波器连接，环路滤波器的输出与数控振荡电路连接，数控振荡电路的输出与定时内插模块连接，定时内插模块的另一路输出通过输出缓冲模块输出数据。

所述的精频偏同步模块包括正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路，正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路组成数字锁相环，外部I、Q两路输入与位同步模块连接，正交混频电路的输出分别与相位误差估计电路和译码/判决模块连接，相位误差估计电路的输出与环路滤波电路连接，环路滤波电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接。所述的数控振荡电路实用DDS算法，而不是cordic算法，因为FPGA中cordic逻辑的时序延时量较大，导致环路延迟大，影响频偏捕获能力，而DDS只有1到3个clk的延时，可以保证环路捕获行为和跟踪行为的性能。

所述的译码/判决模块使用维特比软判决算法，所述的解交织模块用于实现简单的缓冲读写。

所述的匀速缓冲模块包括数据缓冲模块、缓冲量监测模块、环路滤波模块和数控振荡模块，数据缓冲模块接收输入数据和输入时钟，数据缓冲模块的一路输出与缓冲量监测模块连接，数据缓冲模块的另一路输出输出数据，缓冲量监测模块的输出与环路滤波模块连接，环路滤波模块的输出与数控振荡模块连接，数控振荡模块的一路输出与数据缓冲模块连接，数控振荡模块的另一路输出时钟信号。

所述的射频接收模块和射频发射模块结构相同，包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述双工器的用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接；

所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，本振的两路输入分别与晶振和SPI码连接，本振的输出与功分模块连接，功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块的输出分别与发送端处理模块和接收端处理模块连接，驱动器的输出与发送端处理模块连接，所述的驱动器输出5位并行控制码；

所述的发射端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的一路输入为中频信号，混频模块的另一路输入与驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的驱动器的输出均与数控衰减模块连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接；

所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的另一个驱动放大模块的输出均与混频模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号。

本实用新型的有益效果是：对于发射端：本系统采用频分多址来支持多架飞机的同时工作，在频分多址的情况下，基带瞬时调制速率比较低，在同样的有效速率下，飞机所需要消耗的瞬时发射功率相对于时分多址和码分多址低很多，这对于体积和功率很受限的小型无人机来说是非常重要的；对于接收端：（1）ADC输入的信号经过下变频得到基带信号，下变频中的数控振荡电路使用CORDIC算法实现，仅消耗少量的寄存器和加法器资源，不消耗RAM，资源损耗基本上可以忽略不计；（2）基带信号进行小数倍抽取，得到4倍码元速率的信号样值，再进行匹配滤波，这样做的好处是利于匹配滤波系数的计算；（3）由于解扩后信号带宽只有180kHz左右，而最高多普勒频偏达3kHz，在某些干扰情况下，频偏可能会超出常规的锁相环捕获带之外，所以这里将载波同步部分拆分成“粗频偏校正”和“精频偏同步”两个环节；（4）由于频偏较大，DDC，实施的是稍微宽带的滤波，保证信号谱不受损坏；（5）在粗频偏校正完成后，再进行一次窄带滤波，进一步滤除残余的带外噪声；（6）窄带信号信号带宽较小，不再使用SCFDE等均衡技术，节约成本；（7）判决后的比特信息经过信道译码，得到纠错后的结果，为了支持遥测的精确时标，解调数据将进行匀速输出；（8）由于前面几点，本实用新型便可适用于一种可遥测、遥控、数传的无人机的地空窄带通信系统的接收终端，接收终端包括无人机终端。

附图说明

图1为本实用新型结构方框图；

图2为发射端FPGA功能模块结构图；

图3为接收端FPGA功能模块结构图；

图4为下变频模块结构图；

图5为粗频偏校正模块结构图；

图6为位同步模块结构图；

图7为Farrow结构框图；

图8为精频偏同步模块结构图；

图9为匀速缓冲模块结构图；

图10为地面端射频发射模块结构图；

图11为无人机端射频接收模块结构图。

具体实施方式

下面结合附图进一步详细描述本实用新型的技术方案：如图1所示，一种用于无人机的地空窄带通信系统，它包括用于地面设备的发射端和用于无人机的接收端；

所述的发射端包括第一FPGA、DAC、高频滤波电路和射频发射模块，第一FPGA的数字信号输出与DAC连接，第一FPGA的功率控制输出与射频发射模块连接，DAC的输出与高频滤波电路连接，高频滤波电路的输出与射频发射模块连接；信号带宽为200kHz左右，发射端发射功率可控范围为-110dBm ~ 30dBm。

如图2所示，所述的第一FPGA包括交织模块、组帧模块、卷积编码模块、QPSK映射模块、成型滤波模块、DUC模块和功率控制模块，数据源输入交织模块，交织模块的输出与组帧模块连接，组帧模块的输出与卷积编码模块连接，卷积编码模块的输出与QPSK映射模块连接，QPSK映射模块的输出与成型滤波模块连接，成型滤波模块的输出与DUC模块连接，DUC模块的输出与DAC连接，功率控制模块的输出与射频发射模块连接；

所述的接收端包括射频接收模块、中频滤波模块、ADC和第二FPGA，射频接收模块接收来自外部的通信信号以及来自第二FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出与ADC连接，ADC的输出与第二FPGA连接，第二FPGA的时钟控制输出与ADC连接，第二FPGA的增益控制输出与射频接收模块连接，第二FPGA还通过内部接口输出解调数据；

如图3所示，所述的第二FPGA包括下变频模块、小数抽取模块、粗频偏校正模块、窄带滤波模块、位同步模块、精频偏同步模块、译码/判决模块、解交织模块和匀速缓冲模块，下变频模块的输入与ADC连接，下变频模块的输出与小数抽取模块连接，小数抽取模块的输出与粗频偏校正模块连接，粗频偏校正模块的输出与窄带滤波模块连接，窄带滤波模块的输出与位同步模块连接，位同步模块的输出与精频偏同步模块连接，精频偏同步模块的输出与译码/判决模块连接，译码/判决模块的输出与解交织模块连接，解交织模块的输出与匀速缓冲模块连接，匀速缓冲模块的输出通过内部接口输出解调增益。

所述的成型滤波模块采用alhpa=0.5的根升余弦滤波，阶数范围为48-52；所述的卷积编码模块的参数为（2,1,7）。

如图4所示，所述的下变频模块包括正交混频电路、低通滤波电路和数控振荡电路，正交混频电路的输入分别与ADC输入信号和数控振荡电路连接，正交混频电路输出I、Q两路信号至低通滤波电路，低通滤波电路输出I、Q两路信号至小数抽取模块，所述的数控振荡电路使用CORDIC算法。仅消耗少量的寄存器和加法器资源，不消耗RAM，资源损耗基本上可以忽略不计。本振模块在初始时，设置标准的160MHz中频镜像(数字频率为 2 * pi * 3/10 )频点。在解扩捕获过程中，需要对信号的粗略频偏值进行搜索，所以这里带有来自解扩模块的频点搜索参数输入。

所述的小数抽取模块对下变频模块得到的基带信号进行小数倍抽取，输出信号样值至粗频偏校正模块；所述的窄带滤波模块用于进一步滤除残余的带外噪声。

由于解扩后信号带宽只有180kHz左右，而最高多普勒频偏达3kHz，在某些干扰情况下，频偏可能会超出常规的锁相环捕获带之外，所以这里将载波同步部分拆分成“粗频偏校正”和“精频偏同步”两个环节。

如图5所示，所述的粗频偏校正模块包括正交混频电路、消除调制信息电路、FFT电路、谱线峰值搜索电路、计算频偏电路和数控振荡电路，正交混频电路接收来自小数抽取模块输出的信号，正交混频电路的输出分别与窄带滤波模块和消除调制信息电路连接，消除调制信息电路的输出与FFT电路连接，FFT电路的输出与谱线峰值搜索电路连接，谱线峰值搜索电路的输出与计算频偏电路连接，计算频偏电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接。

输入信号是4倍符号采样率，进入4次方运算模块，消除QPSK的调制信息，获得单音频点信息。经过FFT和谱线峰值搜索，即可获取粗频偏信息。其中FFT的点数使用2048点，可以获得足够低的残余频偏，保证精频偏同步模块的正常捕获。校正一次后，后续几次FFT得到的粗频偏信息接近，峰值足够，则认为已经稳定，无需再校正；否则认为系统失步，重新进行粗频偏校正。

由于频偏较大，DDC，实施的是稍微宽带的滤波，保证信号谱不受损坏；在粗频偏校正完成后，再进行一次窄带滤波，进一步滤除残余的带外噪声。所述的窄带滤波模块用于进一步滤除残余的带外噪声。

由于窄带信号的信号带宽较小，不使用SCFDE等均衡技术。

位同步使用Gardner算法，对少量的残余频偏不敏感(按照3kHz最大频偏，4.5Mbaud/s左右波特率算，残余频偏大约是码元速率的0.1%左右)，可以位于频率同步模块之前。输入数据进行小数倍内插/抽取后，得到4倍符号采样率的信号；对4倍样值信号进行gardner位定时误差估计，得到瞬时误差值，通过环路滤波器滤除高频噪声后，驱动NCO产生定时内插使能及内插参数；“Farrow定时内插”模块使用farrow结构，插值得到准确的码元判决点，最终通过输出缓冲输出；所述的Farrow结构是一种高效的多项式内插实现结构，如图7所示。

如图6所示，所述的位同步模块包括输入缓冲模块、reg模块、定时误差估计模块、环路滤波器、数控振荡电路、定时内插模块、输出缓冲模块和两个移位寄存器，输入缓冲模块的输入与窄带滤波模块连接，输入缓冲模块的输出与reg模块连接，reg模块的输出与其中一个移位寄存器连接，此移位寄存器的输出与定时内插模块连接，定时内插模块的一路输出与另一个移位寄存器连接，此移位寄存器的输出与定时误差模块连接，定时误差估计模块的输出与环路滤波器连接，环路滤波器的输出与数控振荡电路连接，数控振荡电路的输出与定时内插模块连接，定时内插模块的另一路输出通过输出缓冲模块输出数据。

如图8所示，所述的精频偏同步模块包括正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路，正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路组成数字锁相环，外部I、Q两路输入与位同步模块连接，正交混频电路的输出分别与相位误差估计电路和译码/判决模块连接，相位误差估计电路的输出与环路滤波电路连接，环路滤波电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接。所述的数控振荡电路实用DDS算法，而不是cordic算法，因为FPGA中cordic逻辑的时序延时量较大，导致环路延迟大，影响频偏捕获能力，而DDS只有1到3个clk的延时，可以保证环路捕获行为和跟踪行为的性能。

所述的译码/判决模块使用维特比软判决算法，所述的解交织模块用于实现简单的缓冲读写。

如图9所示，所述的匀速缓冲模块包括数据缓冲模块、缓冲量监测模块、环路滤波模块和数控振荡模块，数据缓冲模块接收输入数据和输入时钟，数据缓冲模块的一路输出与缓冲量监测模块连接，数据缓冲模块的另一路输出输出数据，缓冲量监测模块的输出与环路滤波模块连接，环路滤波模块的输出与数控振荡模块连接，数控振荡模块的一路输出与数据缓冲模块连接，数控振荡模块的另一路输出时钟信号。

如图10所示，所述的射频接收模块和射频发射模块结构相同，包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述双工器的用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接；

所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，本振的两路输入分别与晶振和SPI码连接，本振的输出与功分模块连接，功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块的输出分别与发送端处理模块和接收端处理模块连接，驱动器的输出与发送端处理模块连接，所述的驱动器输出5位并行控制码；

所述的发射端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的一路输入为中频信号，混频模块的另一路输入与驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的驱动器的输出均与数控衰减模块连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接；

所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的另一个驱动放大模块的输出均与混频模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号。

如图10所示，在发射通道，70 MHz（上行遥控信号）中频信号进入本模块后，经与变频本振混频变至1430MHz（上行遥控信号）内（每个无人机占用7MHz带宽，共5组无人机，频段间隔约10MHz，即占用80MHz带宽）,经放大后进行数控衰减，衰减范围为30dB，使信号具有30dB动态范围。然后将信号放大作为上行信号输出。其中数控衰减器需5位并行码控制，本振需SPI码控制。

如图11所示，在接收通道，1430MHz（上行遥控信号）信号经低噪放大后滤波再放大，混频到70±2MHz。将中频放大后输出，输出功率为-5dBm～0dBm。

Claims (8)

1.一种用于无人机的地空窄带通信系统，其特征在于：它包括用于地面设备的发射端和用于无人机的接收端；

所述的发射端包括第一FPGA、DAC、高频滤波电路和射频发射模块，第一FPGA的数字信号输出与DAC连接，第一FPGA的功率控制输出与射频发射模块连接，DAC的输出与高频滤波电路连接，高频滤波电路的输出与射频发射模块连接；

所述的第一FPGA包括交织模块、组帧模块、卷积编码模块、QPSK映射模块、成型滤波模块、DUC模块和功率控制模块，数据源输入交织模块，交织模块的输出与组帧模块连接，组帧模块的输出与卷积编码模块连接，卷积编码模块的输出与QPSK映射模块连接，QPSK映射模块的输出与成型滤波模块连接，成型滤波模块的输出与DUC模块连接，DUC模块的输出与DAC连接，功率控制模块的输出与射频发射模块连接；

所述的接收端包括射频接收模块、中频滤波模块、ADC和第二FPGA，射频接收模块接收来自外部的通信信号以及来自第二FPGA的控制信号，射频接收模块的输出与中频滤波模块连接，中频滤波模块的输出与ADC连接，ADC的输出与第二FPGA连接，第二FPGA的时钟控制输出与ADC连接，第二FPGA的增益控制输出与射频接收模块连接，第二FPGA还通过内部接口输出解调数据；

所述的第二FPGA包括下变频模块、小数抽取模块、粗频偏校正模块、窄带滤波模块、位同步模块、精频偏同步模块、译码/判决模块、解交织模块和匀速缓冲模块，下变频模块的输入与ADC连接，下变频模块的输出与小数抽取模块连接，小数抽取模块的输出与粗频偏校正模块连接，粗频偏校正模块的输出与窄带滤波模块连接，窄带滤波模块的输出与位同步模块连接，位同步模块的输出与精频偏同步模块连接，精频偏同步模块的输出与译码/判决模块连接，译码/判决模块的输出与解交织模块连接，解交织模块的输出与匀速缓冲模块连接，匀速缓冲模块的输出通过内部接口输出解调增益。

2.根据权利要求1所述的一种用于无人机的地空窄带通信系统，其特征在于：所述的成型滤波模块采用alhpa=0.5的根升余弦滤波，阶数范围为48-52；所述的卷积编码模块的参数为（2,1,7）。

3.根据权利要求1所述的一种用于无人机的地空窄带通信系统，其特征在于：所述的下变频模块包括正交混频电路、低通滤波电路和数控振荡电路，正交混频电路的输入分别与ADC输入信号和数控振荡电路连接，正交混频电路输出I、Q两路信号至低通滤波电路，低通滤波电路输出I、Q两路信号至小数抽取模块，所述的数控振荡电路使用CORDIC算法。

4.根据权利要求1所述的一种用于无人机的地空窄带通信系统，其特征在于：所述的粗频偏校正模块包括正交混频电路、消除调制信息电路、FFT电路、谱线峰值搜索电路、计算频偏电路和数控振荡电路，正交混频电路接收来自小数抽取模块输出的信号，正交混频电路的输出分别与窄带滤波模块和消除调制信息电路连接，消除调制信息电路的输出与FFT电路连接，FFT电路的输出与谱线峰值搜索电路连接，谱线峰值搜索电路的输出与计算频偏电路连接，计算频偏电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接。

5.根据权利要求1所述的一种用于无人机的地空窄带通信系统，其特征在于：所述的位同步模块包括输入缓冲模块、reg模块、定时误差估计模块、环路滤波器、数控振荡电路、定时内插模块、输出缓冲模块和两个移位寄存器，输入缓冲模块的输入与窄带滤波模块连接，输入缓冲模块的输出与reg模块连接，reg模块的输出与其中一个移位寄存器连接，此移位寄存器的输出与定时内插模块连接，定时内插模块的一路输出与另一个移位寄存器连接，此移位寄存器的输出与定时误差模块连接，定时误差估计模块的输出与环路滤波器连接，环路滤波器的输出与数控振荡电路连接，数控振荡电路的输出与定时内插模块连接，定时内插模块的另一路输出通过输出缓冲模块输出数据。

6.根据权利要求1所述的一种用于无人机的地空窄带通信系统，其特征在于：所述的精频偏同步模块包括正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路，正交混频电路、数控振荡电路、相位误差估计电路和环路滤波电路组成数字锁相环，外部I、Q两路输入与位同步模块连接，正交混频电路的输出分别与相位误差估计电路和译码/判决模块连接，相位误差估计电路的输出与环路滤波电路连接，环路滤波电路的输出与数控振荡电路连接，数控振荡电路的输出与正交混频电路连接，所述的数控振荡电路实用DDS算法。

7.根据权利要求1所述的一种用于无人机的地空窄带通信系统，其特征在于：所述的匀速缓冲模块包括数据缓冲模块、缓冲量监测模块、环路滤波模块和数控振荡模块，数据缓冲模块接收输入数据和输入时钟，数据缓冲模块的一路输出与缓冲量监测模块连接，数据缓冲模块的另一路输出输出数据，缓冲量监测模块的输出与环路滤波模块连接，环路滤波模块的输出与数控振荡模块连接，数控振荡模块的一路输出与数据缓冲模块连接，数控振荡模块的另一路输出时钟信号。

8.根据权利要求1所述的一种用于无人机的地空窄带通信系统，其特征在于：所述的射频接收模块和射频发射模块结构相同，包括双工器、发送端处理模块、接收端处理模块和驱动模块，所述双工器的用于接收和发送数据，所述的发送端处理模块的输出与双工器连接，接收端处理模块的输入与双工器连接，驱动模块的输出分别与发送端处理模块和接收端处理模块连接；

所述的驱动模块包括晶振、本振、功分模块、两个驱动放大模块和驱动器，本振的两路输入分别与晶振和SPI码连接，本振的输出与功分模块连接，功分模块的两路输出分别与两个驱动放大模块连接，两个驱动放大模块的输出分别与发送端处理模块和接收端处理模块连接，驱动器的输出与发送端处理模块连接，所述的驱动器输出5位并行控制码；

所述的发射端处理模块包括混频模块、滤波模块、放大模块、数控衰减模块、驱放模块和功放模块，混频模块的一路输入为中频信号，混频模块的另一路输入与驱动模块中的其中一个驱动放大模块连接，混频模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的驱动器的输出均与数控衰减模块连接，数控衰减模块的输出与驱放模块连接，驱放模块的输出与功放模块连接，功放模块的输出与双工器连接；

所述的接收端处理模块包括低噪放大模块、滤波模块、放大模块、混频模块、滤波模块和放大模块，低噪放大模块的输入与双工器连接，低噪放大模块的输出与滤波模块连接，滤波模块的输出与放大模块连接，放大模块的输出和驱动模块的另一个驱动放大模块的输出均与混频模块连接，混频模块的输出与滤波模块连接，滤波模块与放大模块连接，放大模块输出信号。