CN204118059U - 应用于晶圆级半导体器件的散热结构 - Google Patents
应用于晶圆级半导体器件的散热结构 Download PDFInfo
- Publication number
- CN204118059U CN204118059U CN201420211415.9U CN201420211415U CN204118059U CN 204118059 U CN204118059 U CN 204118059U CN 201420211415 U CN201420211415 U CN 201420211415U CN 204118059 U CN204118059 U CN 204118059U
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- wafer level
- level semiconductor
- radiator structure
- unit cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Abstract
本实用新型公开了一种应用于晶圆级半导体器件的散热结构,包括与所述晶圆级半导体器件连接的至少一散热壳体,所述晶圆级半导体器件包括晶圆级基片及由生长在所述基片一面上的外延层直接加工形成的复数功能单胞,所述散热壳体内设有可储纳导热介质的空腔,且至少所述晶圆级半导体器件一面的至少与所述功能单胞相应的局部区域暴露于所述空腔内。进一步的,至少所述晶圆级半导体器件的暴露于所述空腔内的一面的局部区域上分布有散热机构。本实用新型具有结构简单,易于组装维护、低成本等特点,可使晶圆级半导体器件具有最短散热途径和最大散热效能,从而提高其工作稳定性,延长其使用寿命。
Description
技术领域
本实用新型涉及一种半导体器件,特别涉及一种应用于晶圆级半导体器件的散热结构。
背景技术
近年来,人们对LED照明的功率提出了越来越高的要求。为获得大功率光源,当前业界通常是将以传统工艺制成的多个小尺寸LED芯片集成组装于一个器件中。而作为其中一种典型的方案,参考CN103137643A、CN103107250A等,研究人员通过将多个小尺寸LED芯片通过粘接等方式固定组装在一基底上,并采用一定的电路形式将该多个LED芯片电性连接,从而形成大功率LED器件。藉由此类工艺,诚然可以获得大功率LED器件,但其中必不可少的芯片封装、系统集成及安装工序等操作均非常繁复,因而使得器件的总制造成本急剧提升,限制了大功率LED器件的推广应用。
增加LED器件芯片的面积是实现大功率LED的最直接的途径之一,但为获得具有理想良率的产品,尚有诸多技术问题需要解决。本案发明人此前曾提出了一种晶圆级半导体器件,但其在工作时会产生大量热能,若不能及时将这些热量转移,则可能影响器件的工作性能及使用寿命。
实用新型内容
鉴于现有技术中的不足,本实用新型的主要目的在于提供一种应用于晶圆级半导体器件的散热结构,以实现晶圆级半导体器件工作过程中热量的快速转移,并有效提升晶圆级半导体器件的工作性能及使用寿命。
为实现上述实用新型目的,本实用新型采用了如下技术方案:
一种应用于晶圆级半导体器件的散热结构,包括与所述晶圆级半导体器件连接的至少一散热壳体,所述晶圆级半导体器件包括晶圆级基片及由生长在所述基片一面上的外延层直接加工形成的复数功能单胞,所述散热壳体内设有可储纳导热介质的空腔,且至少所述晶圆级半导体器件一面的至少与所述功能单胞相应的局部区域暴露于所述空腔内。
进一步的,至少所述晶圆级半导体器件的暴露于所述空腔内的一面的至少局部区域上分布有散热机构。
进一步的,所述晶圆级半导体器件采用半导体发光器件,且所述半导体发光器件的出光面上还分布有减反增透机构。
与现有技术相比,本实用新型的有益效果包括:该晶圆级半导体器件结构简单,制程简单便捷、低成本,良品率高,便于安全维修,适于规模化制造和应用。
附图说明
图1a-图1b分别是本实用新型一实施方案中一种晶圆级半导体器件的散热结构示意图及局部放大示意图;
图2a-图2b是本实用新型一典型实施方案中一种晶圆级半导体器件的散热结构示意图及A-A向剖视图;
图3a-图3b分别是本实用新型若干典型实施例中晶圆级半导体器件的散热机构的结构示意图;
图4是本实用新型一典型实施方案中一种晶圆级半导体器件的散热结构示意图;
图5是本实用新型一典型实施方案中一种晶圆级半导体器件的散热结构示意图;
图6a-6c分别是本实用新型若干典型实施例中减反增透结构的示意图;
图7是本实用新型再一典型实施方案中一种晶圆级半导体器件的散热结构示意图;
附图标记说明:晶圆级基片11、功能单胞12、n型半导体121、 p型半导体122、发光的量子阱123、绝缘介质124、互连金属13、阴极14、阳极15、反射层16、鳍状散热片171、散热柱172、空腔21、散热壳体22、相变散热外壳23、散热翅片24、光子晶体结构421、大透镜422、小透镜组423、压块51、密封圈53、螺栓52、相变散热液体 61、相变蒸汽62。
具体实施方式
为了使本实用新型目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
本实用新型首先提供了一种应用于晶圆级半导体器件的散热结构,其包括与所述晶圆级半导体器件连接的至少一散热壳体,所述晶圆级半导体器件包括晶圆级基片及由生长在所述基片一面上的外延层直接加工形成的复数功能单胞,所述散热壳体内设有可储纳导热介质的空腔,且至少所述晶圆级半导体器件一面的至少与所述功能单胞相应的局部区域暴露于所述空腔内。
在本实用新型中,前述的“晶圆级”系指基片的直径在2英寸以上,而所述基片的材质可选自蓝宝石晶片、SiC晶片、Si晶片等,且不限于此。
在本实用新型中,前述单胞是指具有独立完整功能的器件单元,并且任意两个单胞的导电半导体层隔离开,使任一单胞电学上独立;通过金属互连,使多个单胞实现电学连接,形成更大的器件,实现更高的器件性能,如:功率增加等。
本实用新型中所述的半导体器件,其可以为半导体发光器件,例如LED、LD等,亦可以为具有其它半导体功能元件。
前述的外延层,亦可以被称为“磊晶层”、“半导体功能层”等,其通常包含由不同类型的半导体材料,例如GaN、AlGaN、InGaN等形成的异质结构等。
例如,对于LED器件,前述的外延层可以包括P型半导体层、n型半导体层及有源层(发光的量子阱)等。
进一步的,以晶圆级LED芯片为例,其可以具有如下设计:
1)芯片中形成电学独立的LED单胞;
2)先将这些单胞分组并联,以防止断路失效;
3)将这些并联组串联成若干串联组,以防止短路失效;串联的级数是受实际电源限制的,因为如果串联级数过大,如500级串联、每级3.5伏,则驱动电源的电压需要达到1750伏,现实中是很难实现且代价很大的,所以把并联组串联起来,每个串联组的额定电压接近电力供应的110V、220V或380V是较为合理的方案;
4)再把若干串联组并联起来,形成大面积、大功率LED芯片。
进一步的,还可采用如下优化设计:在串联组中设计若干冗余级,串联组中冗余级与串联组中并联级的不同之处在于,冗余级的电极较大,能够利用探针与其接触,进行电学测试,当芯片制作完成后,对串联组及其冗余级做电学测试,然后根据开启电压一致的原则,对冗余级进行跳线连接到输出电极。为了更加精确匹配各串联组及其冗余级的开启电压,采用连接电阻的方式,根据设定的工作电流来进一步匹配。
此处所述的“跳线”,其应理解为:用以将电路、特别是串联电路中特定的两个需求点直接电连接的导线,并且该两个需求点之间间隔有一个以上用以构成该串联电路的功能元件,例如一个以上前述并联组。
更进一步的,前述晶圆级半导体器件的工艺主要包括如下过程:在晶圆级基片上生长形成外延层之后,经工艺加工,从而直接在基片上形成呈阵列形式排布的多个单胞。
较之传统半导体芯片或集成型半导体器件的封装制程,前述的晶圆级半导体器件制程至少无需包含对基片的减薄、切割和裂片等操作,亦无需一一对小尺寸半导体芯片进行封装,更无需将小尺寸半导体芯片一一粘接到转移基片后才能进行后续的操作,而仅仅一次封装,即可构建出大功率半导体器件的主体结构,操作简便,成本低,并规避了诸多可能引起外延片或单胞受损的操作环节,且基本不会造成环境污染。
当然,为使所述晶圆级半导体器件最终可以正常工作,还需在各单胞内设置工作电极,使之能与电源连接。但此类设置工作电极的操作可藉由本领域技术人员悉知的技术手段实现,例如,金属蒸镀工艺、微加工工艺等,且不限于此。
尤其是对于半导体发光器件来说,若选用的基片系蓝宝石晶圆等透明晶片,则利用本实用新型的晶圆级半导体器件作为倒装器件应用时,未被减薄的基片还可作为出光窗口,从而进一步提升器件的发光效率。
进一步的,为使所述晶圆级半导体器件能够更为稳定的工作,本案发明人还对其中各单胞的电连接形式进行了研究和实践,并提出了如下电路布局构思,包括:
将形成在基片上的部分单胞定义为正常单胞,其余定义为冗余单胞,其中,正常单胞系作为该晶圆级半导体器件在工作时的有效工作单元,而冗余单胞中的相当一部分系作为备用工作单元,因此正常单胞的数量应尽可能的多,并远远大于冗余单胞;
而后,将该多个正常单胞分为两个以上并联设置的多级单元组,任一多级单元组包括串联设置的两个以上第一并联组,
并且,任一多级单元组中选定的M个第一并联组还与N个第二并联组串联形成一串联组,最终使得各串联组的导通电压基本一致(一般而言,在±10%以内)。
其中,任一第一并联组包括两个以上并联设置的正常单胞,任一第二并联组包括并联设置的两个以上冗余单胞,M为正整数, N为0或正整数。
通过前述电路设计,可以避免因一个或数个单胞出现故障而导致其它正常单胞无法工作,亦可消除因某一多级单元组中一个或多个正常单元的性能与其余正常单元存在偏差而导致的某一串联工作电路的导通电压与其它串联工作电路存在偏差而无法正常工作之缺陷。
尤为优选的,可以从任一多级单元组中选定M个第一并联组直接经导线与N个第二并联组串联形成一串联组,而将其余的一个或多个异常第一并联组从工作电路中隔离出去,从而使得各串联组的导通电压基本一致,保障器件的工作稳定性,提升其工作效能。当然,在某些情况下,在某一串联组内,也可不包含第二并联组,而选取其中的部分第一并联组通过导线直接与所述半导体器件的工作电极电连接。
而作为另一较为优选的实施方式,还可在前述每一串联组中还设有至少一匹配电阻,该匹配电阻可以选用具有固定电阻的电阻,其电阻可以依据每一串联组与其余串联组导通电压的差异而确定,当然还可优选采用可调电阻。
作为本实用新型的一更为具体的实施方案,该晶圆级半导体器件的制备方法还可以包括:
(1)直接将所述半导体材料层加工形成多个具有设定功能的多个单胞,并将正常区域的所有单胞中的部分设定为正常单胞,其余设定为冗余单胞;
(2)将所有正常单胞分为两个以上并联设置的多级单元组,任一多级单元组包括串联设置的两个以上第一并联组,任一第一并联组包括两个以上并联设置的正常单胞;
(3)对每一多级单元组的导通电压进行测试,并依据测试结果,从每一多级单元组中选定M个第一并联组与N个第二并联组串联形成一串联组,且使得各串联组在工作状态下的导通电压基本一致,
其中,所述第二并联组包括并联设置的两个以上冗余单胞,M为正整数,N为0或正整数。
例如,对于一种晶圆级LED器件,其可包括晶圆级基片和固设于基片顶端面(“第一表面”)的多个单胞,该多个单胞系由直接生长在该基片第一表面的半导体层分割形成。该LED单胞系在一定工作电压驱动下,可正常发光的功能单元,并且,各LED单胞之间应相互电学隔离。
进一步的,前述单胞系包括多个正常单胞和多个冗余单胞,
其中,该多个正常单胞被分为若干并联设置的多级单元组,任一多级单元组包括串联设置的若干第一并联组,并且,任一多级单元组中选定的M个第一并联组还经导线直接与N个第二并联组串联形成一串联组,而所有串联组的导通电压均基本一致。
此处的“基本一致”指各串联组的导通电压的偏差幅度在±10%以内。
前述任一第一并联组包括两个以上并联设置的正常单胞,任一第二并联组包括并联设置的两个以上冗余单胞,M为正整数,N为0或正整数。
例如,当N为0时,在每一多级单元组中,可选取一特定位点经导线直接与器件的一个工作电极电连接,亦即以每一多级单元组内的部分或全部第一并联组串联形成一串联组,并最终使所有串联组的导通电压均基本一致。
进一步的,在本实用新型的另一较佳实施例中,还可前述的实施例的电路结构中,于每一串联组中接入至少一匹配电阻,该匹配电阻可根据前述实施例中各串联组导通电压的差异度而具体调整,并最终消除各串联组的导通电压的差异,使所获晶圆级LED器件具有最佳的工作稳定性和发光效率。
在前述实施例中,为实现单胞之间的电连接,可采用业界悉知的各类金属蒸镀、沉积以及微纳加工工艺在各单胞上加工出工作电极及单胞间的电连接线路。
当然,为使所述晶圆级半导体器件最终可以正常工作,还需在各单胞内设置工作电极,使之能与电源连接。但此类设置工作电极的操作可藉由本领域技术人员悉知的技术手段实现,例如,金属蒸镀工艺、微加工工艺等,且不限于此。
另外,对于前述的晶圆级LED器件,其制备工作可以包括:
(1)将所述半导体材料层加工形成具有设定功能的多个单胞,并将正常区域的所有单胞中的部分设定为正常单胞,其余设定为冗余单胞;
(2)将所有正常单胞分为两个以上并联设置的多级单元组,任一多级单元组包括串联设置的两个以上第一并联组,任一第一并联组包括两个以上并联设置的正常单胞;
(3)对每一多级单元组的导通电压进行测试,并依据测试结果,从每一多级单元组中选定M个第一并联组直接经导线与N个第二并联组串联形成一串联组,且使得各串联组在工作状态下的导通电压基本一致,
其中,所述第二并联组包括并联设置的两个以上冗余单胞,M为正整数,N为0或正整数。
进一步的,还可在每一串联组中设置至少一匹配电阻。
进一步的,以适用于晶圆级LED芯片的散热结构为例,请参阅图1a-图1b,其包括与所述晶圆级LED芯片连接的散热壳体22,该晶圆级LED芯片包括晶圆级基片11及由生长在所述基片一面上的外延层直接加工形成的复数功能单胞12,所述散热壳体内设有可储纳导热介质的空腔21,且所述晶圆级半导体器件一面的与所述功能单胞相应的局部区域暴露于所述空腔内。
前述的每一单胞可以包括n型半导体121、 p型半导体122、发光的量子阱123、绝缘介质124等结构层。
为使该晶圆级LED芯片得以正常工作,还应在各单胞间设置互连金属13等,且使其与阴极14、阳极15等电连接。
进一步的,在该晶圆级LED芯片的暴露于所述空腔内的一面上还可连接有反射层16,而使前述功能单胞分布在该晶圆级LED芯片的另一面上。
进一步的,在本实用新型的一实施方案中,至少还可在所述晶圆级半导体器件的暴露于所述空腔内的一面的局部区域上分布有散热机构。
进一步的,请参阅图2a-图2b,所述散热机构可以包括连接于所述晶圆级半导体器件的一面上的若干鳍状散热片171,而该晶圆级半导体器件的另一面上分布有功能单胞。
进一步的,请参阅图3a-图3b,所述散热机构可以包括连接于所述晶圆级半导体器件的一面上的若干散热柱172,而该晶圆级半导体器件的另一面上分布有功能单胞。
进一步的,在一典型实施案例中,参阅图4,在前述散热结构中还可设置压块51,其中晶圆级半导体器件的周缘部被紧固夹持于所述压块与散热壳体之间,且所述晶圆级半导体器件的周缘部与所述压块与散热壳体之间还分别设有密封件,如O型密封圈53。其中还可利用螺栓52等紧固件将所述压块与散热壳体紧固连接。
而作为另一种可行的实施方案,亦可将所述散热壳体与所述晶圆级半导体器件焊接固定。例如,请参阅图7,可以利用焊料在基片与散热壳体之间形成焊料层3,从而将基片与散热壳体密封固定连接,如此可使该器件的结构更为简单紧凑。
前述的导热介质可采用流体形态的材料,例如水、导热油等。
为增加导热效率,可以在散热壳体上设置与所述空腔连通的导热介质入口和出口,以便导热介质可快速流通。
当然,前述导热介质亦可采用其它类型的相变材料,例如丙酮、酒精,等等。
且所述散热壳体可采用封闭式设计。参阅图5,在一典型实施例中,该相变散热器外壳 23上可分布有若干中空的散热翅片24,在晶圆级半导体器件工作时,填充于其背面的散热柱172之间的相变散热液体 61受热形成相变蒸汽62,并进入散热翅片与外界交换热量,继而重新凝聚为相变散热液体回流,实现热量的传导。
此外,对于晶圆级半导体发光器件,例如LED等,还可在器件的出光面上设置减反增透机构,其可以为光子晶体结构、大透镜、小透镜组等。
作为进一步优选的实施方案,对于LED等器件而言,还可以采用背面出光的结构设计,并在出光面上设置光子晶体结构421、大透镜422、小透镜组423等,这样一方面可以提高出光效率,另一方面还可使有源区暴露于导热介质中,从而进一步缩短导热路径,提高散热效率。当然,为实现这样的设计,LED器件应采用蓝宝石等透明衬底。另外,出于安全及保障LED器件的工作性能等方面的考虑,在该实施方案之中,导热介质优选采用绝缘导热介质,如导热油等。
总之,藉由本实用新型的设计,可使晶圆级半导体器件具有最短散热途径和最大散热效能,从而提高其工作稳定性,延长其使用寿命。
应当理解,除上述实施例外,本实用新型还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案,均落在本实用新型要求的保护范围。
Claims (15)
1.一种应用于晶圆级半导体器件的散热结构,其特征在于包括与所述晶圆级半导体器件连接的至少一散热壳体,所述散热壳体内设有可储纳导热介质的空腔,且至少所述晶圆级半导体器件一面的至少与功能单胞相应的局部区域暴露于所述空腔内,
所述晶圆级半导体器件包括晶圆级基片及由生长在所述基片一面上的外延层直接加工形成的复数功能单胞,所述晶圆级基片的直径在2英寸以上。
2.根据权利要求1所述的应用于晶圆级半导体器件的散热结构,其特征在于至少所述晶圆级半导体器件的暴露于所述空腔内的一面的至少局部区域上分布有散热机构。
3.根据权利要求2所述的应用于晶圆级半导体器件的散热结构,其特征在于所述散热机构包括至少连接于所述晶圆级半导体器件的一面上的复数片状和/或柱状散热部件。
4.根据权利要求1-3中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于所述散热结构包括并行排布在所述晶圆级半导体器件一面上的复数鳍状散热片或阵列分布在所述晶圆级半导体器件一面上的复数散热柱。
5.根据权利要求1-3中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于所述晶圆级半导体器件的暴露于所述空腔内的一面上还连接有反射层,所述功能单胞分布在所述晶圆级半导体器件的另一面上。
6.根据权利要求2-3中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于所述散热机构与所述晶圆级半导体器件的一面之间还设有反射层。
7.根据权利要求1-3中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于所述散热壳体上还分布有与所述空腔连通的导热介质入口和出口。
8.根据权利要求1-3中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于所述散热壳体具有封闭内腔,且所述散热壳体还具有复数中空散热翅片,所述散热翅片内腔与所述封闭空腔直接连通。
9.根据权利要求1-3中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于所述晶圆级半导体器件为半导体发光器件,且所述半导体发光器件的出光面上还分布有减反增透机构。
10.根据权利要求9所述的应用于晶圆级半导体器件的散热结构,其特征在于所述减反增透机构包括光子晶体结构或一个以上透镜机构。
11.根据权利要求1-3、10中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于还包括压块,其中至少所述晶圆级半导体器件的周缘部被紧固夹持于所述压块与散热壳体之间,且至少所述晶圆级半导体器件的周缘部与所述压块与散热壳体之间还分别设有密封件。
12.根据权利要求11所述的应用于晶圆级半导体器件的散热结构,其特征在于还包括用以将所述压块与散热壳体紧固连接的紧固件。
13.根据权利要求1-3、10中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于所述散热壳体与所述晶圆级半导体器件焊接固定。
14.根据权利要求1-3、10中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于该复数个功能单胞之间经互联金属电连接,并与晶圆级半导体器件的阴、阳极电连接。
15.根据权利要求1-3、10中任一项所述的应用于晶圆级半导体器件的散热结构,其特征在于所述晶圆级半导体器件包括晶圆级LED器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420211415.9U CN204118059U (zh) | 2014-04-28 | 2014-04-28 | 应用于晶圆级半导体器件的散热结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420211415.9U CN204118059U (zh) | 2014-04-28 | 2014-04-28 | 应用于晶圆级半导体器件的散热结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204118059U true CN204118059U (zh) | 2015-01-21 |
Family
ID=52335347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420211415.9U Expired - Fee Related CN204118059U (zh) | 2014-04-28 | 2014-04-28 | 应用于晶圆级半导体器件的散热结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204118059U (zh) |
-
2014
- 2014-04-28 CN CN201420211415.9U patent/CN204118059U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101308838B (zh) | 一种高导通电压倒装led集成芯片及制造方法 | |
CN102376845A (zh) | 发光二极管的封装结构 | |
CN101465347A (zh) | 光源模组及其制造方法 | |
CN101477981A (zh) | 光源模组及其制造方法 | |
TW201440265A (zh) | 一種結合磊晶結構與封裝基板爲一體之整合式led元件及其製作方法 | |
CN102231378A (zh) | 一种led封装结构及其制备方法 | |
CN102255011B (zh) | 一种高压直流发光二极管芯片制造方法 | |
CN203871335U (zh) | 晶圆级半导体器件 | |
CN102569573B (zh) | 改善热传导的led芯片 | |
US20150318438A1 (en) | Preparation method for high-voltage led device integrated with pattern array | |
CN203983338U (zh) | 晶圆级半导体器件的插拔式电连接结构 | |
CN102255012B (zh) | 一种高压直流发光二极管芯片制造方法及其结构 | |
CN201242053Y (zh) | Led与导热装置的组合构件 | |
CN203521475U (zh) | 用于led倒装晶片封装的浮动散热铜片支架及led封装件 | |
CN204118059U (zh) | 应用于晶圆级半导体器件的散热结构 | |
CN105023889B (zh) | 应用于晶圆级半导体器件的散热结构 | |
CN105024005B (zh) | 晶圆级半导体器件的插拔式电连接结构 | |
CN102214652B (zh) | 一种led封装结构及其制备方法 | |
CN104810380B (zh) | 晶圆级半导体器件及其制备方法 | |
CN208874535U (zh) | 热能对流散热型光伏组件 | |
WO2015109968A1 (zh) | 晶圆级半导体器件及其制备方法 | |
CN102226995B (zh) | 一种led封装结构及其制备方法 | |
CN206864498U (zh) | 一种倒装led芯片阵列结构 | |
CN205790067U (zh) | 一种散热型led封装结构 | |
CN105023932A (zh) | 一种结合led外延结构与led封装基板为一体的垂直式led阵列元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150121 Termination date: 20180428 |
|
CF01 | Termination of patent right due to non-payment of annual fee |