CN203967968U - 一种三电平变换器中开关管的逐波限流电路 - Google Patents

Abstract

本实用新型涉一种三电平变换器中开关管的逐波限流电路，其特征在于，包括：电流采样调理电路、自锁电路、自恢复电路、第一关驱动电路、第二关驱动电路、驱动封锁电路、隔离驱动电路和控制模块；电流采样调理电路输出端连接自锁电路输入端；自锁电路输出端分别连接至第一关驱动电路和第二关驱动电路输入端；控制模块输出端分别连接至自恢复电路和驱动封锁电路输入端；第一关驱动电路和第二关驱动电路输出端也接入驱动封锁电路的输入端；驱动封锁电路输出端接入隔离驱动电路输入端。本实用新型能够解决驱动通断有时序要求的变换器的硬件限流问题，实现了驱动有时序要求的变换器的逐波限流，安全可靠，避免开关管因电压应力超出允许范围而损坏。

Description

一种三电平变换器中开关管的逐波限流电路

技术领域

本实用新型涉及一种逐波限流电路，特别是涉及一种三电平变换器中开关管的逐波限流电路。

背景技术

逐波限流是一种过流保护方式，当检测到开关管的电流达到限定值时，立即关断开关管，直到下一个开关周期到来才开通开关管，如果继续出现电流达到限定值时会马上关断开关管，防止瞬态过流的峰值电流太大而造成电路损坏。

传统的硬件限流方法是在检测到电流限定值时，直接将所有开关管的驱动关断进行限流；但在驱动通断有时序要求的变换电路中，按传统的方法进行硬件限流会导致开关管电压应力超出允许范围而导致损坏。

在先专利CN200810107870.3《一种二极管中点箝位型多电平变换器逐波限流控制方法》提出了一种逐波限流控制方法，其特征在于所述逐波限流电路是由可编程器件组成。使用可编程器件组成逐波限流电路的缺点是在软件失效的情况下，比如时序错乱，逐波限流电路在发生这种故障后就无法做到可靠限流。

发明内容

本实用新型的目的在于提供一种带通断时序控制的硬件逐波限流电路， 利用三极管导通特性和比较器传输延时特性所设计的驱动通断时序电路，实现变换电路的驱动硬件限流时序及硬件逐波限流。

 为实现上述目的，本实用新型的技术方案是：一种三电平变换器中开关管的逐波限流电路，其特征在于，包括：电流采样调理电路、自锁电路、自恢复电路、第一关驱动电路、第二关驱动电路、驱动封锁电路、隔离驱动电路和控制模块；所述自锁电路的输入端与所述电流采样调理电路的输出端相连；所述自恢复电路的第一输入端与所述控制模块的第一输出端相连；所述自恢复电路的第二输入端与所述控制模块的第二输出端相连；所述自恢复电路的输出端与所述自锁电路的输出端相连；所述第一关驱动信号电路的输入端与所述自锁电路的输出端相连；所述第二关驱动信号电路的输入端与所述自锁电路的输出端相连；所述第一关驱动信号电路的输出端与所述驱动封锁电路的第一输入端相连；所述第二关驱动信号电路的输出端与所述驱动封锁电路的第二输入端相连；所述驱动封锁电路的第三输入端与所述控制模块的第一输出端相连；所述驱动封锁电路的第四输入端与所述控制模块的第二输出端相连；所述驱动封锁电路的第五输入端与所述控制模块的第三输出端相连；所述驱动封锁电路的第六输入端与所述控制模块的第四输出端相连；所述驱动封锁电路的第一输出端与所述隔离驱动电路的第一输入端相连；所述驱动封锁电路的第二输出端与所述隔离驱动电路的第二输入端相连；所述驱动封锁电路的第三输出端与所述隔离驱动电路的第三输入端相连；所述驱动封锁电路的第四输出端与所述隔离驱动电路的第四输入端相连。

在本实用新型一实施例中，所述自锁电路包括第三电阻（R3）、第七电阻（R7）、第一二极管（D1）和第一运放（IC1）；所述第三电阻（R3）的一端与所述第一运放（IC1）的正向输入端相连，并作为所述自锁电路的输入端；所述第三电阻（R3）的另一端与所述第一二极管（D1）的阴极相连；所述第一二极管（D1）的阳极与所述第一运放（IC1）的输出端相连，并作为所述自锁电路的输出端；所述第一运放（IC1）的反向输入端接第一比较电平（VREF1）；所述第七电阻（R7）的一端接一直流电压源；所述第七电阻（R7）的另一端与所述第一运放（IC1）的输出端相连。

在本实用新型一实施例中，所述自恢复电路包括异或门（IC3）、第四电阻（R4）、第六电阻（R6）和第二三极管（Q2）；所述异或门（IC3）的一个输入端作为所述自恢复电路的第一输入端，所述异或门（IC3）的另一个输入端作为所述自恢复电路的第二输入端；所述异或门（IC3）的输出端与所述第四电阻（R4）的一端相连；所述第四电阻（R4）的另一端与所述第二三极管（Q2）的基极相连，并接入所述第六电阻（R6）的一端；所述第六电阻（R6）的另一端与所述第二三极管（Q2）的发射极相连并接地；所述第二三极管（Q2）的集电极作为所述自恢复电路的输出端。

在本实用新型一实施例中，所述第一关驱动信号电路包括：第一电阻（R1）、第八电阻（R8）和第一三极管（Q1）；所述第一电阻（R1）的一端作为所述第一关驱动信号电路的输入端；所述第一电阻（R1）的另一端与所述第一三极管（Q1）的基极相连；所述第一三极管（Q1）的发射极接地；所述第一三极管（Q1）的集电极与所述第八电阻（R8）的一端相连，并作为所述第一关驱动信号电路的输出端；所述第八电阻（R8）的另一端接一直流电压源。

在本实用新型一实施例中，所述第二关驱动信号电路包括：第二电阻（R2）、第五电阻（R5）、第三三极管（Q3）和第二运放（IC2）；所述第五电阻（R5）的一端作为所述第二关驱动信号电路的输入端；所述第五电阻（R5）的另一端与所述第二运放（IC2）的反向输入端相连；所述第二运放（IC2）的正向输入端接第二比较电平（VREF2）；所述第二运放（IC2）的输出端与所述第三三极管（Q3）的基极相连；所述第三三极管（Q3）的发射极接地；所述第三三极管（Q3）的集电极与所述第二电阻（R2）的一端相连，并作为所述第二关驱动信号电路的输出端；所述第二电阻（R2）的另一端接一直流电源。

在本实用新型一实施例中，所述驱动封锁电路包括：第一与门、第二与门、第三与门和第四与门；所述第一与门的一个输入端与所述第四与门的一个输入端相连，并作为所述驱动封锁电路的第一输入端；所述第一与门的另一个输入端作为所述驱动封锁电路的第三输入端；所述第四与门的另一个输入端作为所述驱动封锁电路的第六输入端；所述第二与门的一个输入端与所述第三与门的一个输入端相连，并作为所述驱动封锁电路的第二输入端；所述第二与门的另一个输入端作为所述驱动封锁电路的第四输入端；所述第三与门的另一个输入端作为所述驱动封锁电路的第五输入端；所述第一与门的输出端作为所述驱动封锁电路的第一输出端；所述第二与门的输出端作为所述驱动封锁电路的第二输出端；所述第三与门的输出端作为所述驱动封锁电路的第三输出端；所述第四与门的输出端作为所述驱动封锁电路的第四输出端。

相较于现有技术，本实用新型具有以下有益效果：在使用可编程器件进行限流的同时，加入本实用新型的三电平变换器中开关管的限流电路，避免因可编程器件失效而无法可靠限流；同时大大降低了开关管电压应力超出允许范围的风险，提高系统的可靠性，可避免开关管因电压应力超出允许范围而损坏。

附图说明

图1是本实用新型的三电平变换器中开关管的逐波限流电路原理框图。

图2是本实用新型的三电平变换器中开关管的逐波限流电路原理图。

图3为实施例应用的三电平变换器的主电路。

图4为本实用新型的三电平变换器中开关管的逐波限流工作时序图。

具体实施方式

下面结合附图，对本实用新型的技术方案进行具体说明。

本实用新型的一种三电平变换器中开关管的逐波限流电路，由图1所示，其特征在于，包括：电流采样调理电路、自锁电路1、自恢复电路2、第一关驱动电路3、第二关驱动电路4、驱动封锁电路5、隔离驱动电路和控制模块；所述自锁电路1的输入端与所述电流采样调理电路的输出端相连；所述自恢复电路2的第一输入端与所述控制模块的第一输出端相连；所述自恢复电路2的第二输入端与所述控制模块的第二输出端相连；所述自恢复电路2的输出端与所述自锁电路1的输出端相连；所述第一关驱动信号电路3的输入端与所述自锁电路1的输出端相连；所述第二关驱动信号电路4的输入端与所述自锁电路1的输出端相连；所述第一关驱动信号电路3的输出端与所述驱动封锁电路5的第一输入端相连；所述第二关驱动信号电路4的输出端与所述驱动封锁电路5的第二输入端相连；所述驱动封锁电路5的第三输入端与所述控制模块的第一输出端相连；所述驱动封锁电路5的第四输入端与所述控制模块的第二输出端相连；所述驱动封锁电路5的第五输入端与所述控制模块的第三输出端相连；所述驱动封锁电路5的第六输入端与所述控制模块的第四输出端相连；所述驱动封锁电路5的第一输出端与所述隔离驱动电路的第一输入端相连；所述驱动封锁电路5的第二输出端与所述隔离驱动电路的第二输入端相连；所述驱动封锁电路5的第三输出端与所述隔离驱动电路的第三输入端相连；所述驱动封锁电路5的第四输出端与所述隔离驱动电路的第四输入端相连。

在本实施例中，如图3所示，所述隔离驱动电路的第一输出端连接三电平变换器的开关管S1，所述隔离驱动电路的第二输出端连接三电平变换器的开关管S2，所述隔离驱动电路的第三输出端连接三电平变换器的开关管S3，所述隔离驱动电路的第四输出端连接三电平变换器的开关管S4。

在本实施例中，如图2所示，所述自锁电路1包括第三电阻R3、第七电阻R7、第一二极管D1和第一运放IC1；所述第三电阻R3的一端与所述第一运放IC1的正向输入端相连，并作为所述自锁电路1的输入端；所述第三电阻R3的另一端与所述第一二极管D1的阴极相连；所述第一二极管D1的阳极与所述第一运放IC1的输出端相连，并作为所述自锁电路1的输出端；所述第一运放IC1的反向输入端接第一比较电平VREF1；所述第七电阻R7的一端接一直流电压源（可以是3.3V直流电压源）；所述第七电阻R7的另一端与所述第一运放IC1的输出端相连。

在本实施例中，如图2所示，所述自恢复电路2包括异或门（IC3）、第四电阻（R4）、第六电阻R6和第二三极管Q2；所述异或门IC3的一个输入端作为所述自恢复电路2的第一输入端，所述异或门IC3的另一个输入端作为所述自恢复电路2的第二输入端；所述异或门IC3的输出端与所述第四电阻R4的一端相连；所述第四电阻R4的另一端与所述第二三极管Q2的基极相连，并接入所述第六电阻R6的一端；所述第六电阻R6的另一端与所述第二三极管Q2的发射极相连并接地；所述第二三极管Q2的集电极作为所述自恢复电路2的输出端。

在本实施例中，如图2所示，所述第一关驱动信号电路3包括：第一电阻R1、第八电阻R8和第一三极管Q1；所述第一电阻R1的一端作为所述第一关驱动信号电路3的输入端；所述第一电阻R1的另一端与所述第一三极管Q1的基极相连；所述第一三极管Q1的发射极接地；所述第一三极管Q1的集电极与所述第八电阻R8的一端相连，并作为所述第一关驱动信号电路3的输出端；所述第八电阻R8的另一端接一直流电压源。

在本实施例中，如图2所示，所述第二关驱动信号电路4包括：第二电阻（R2）、第五电阻R5、第三三极管Q3和第二运放IC2；所述第五电阻R5的一端作为所述第二关驱动信号电路4的输入端；所述第五电阻R5的另一端与所述第二运放IC2的反向输入端相连；所述第二运放IC2的正向输入端接第二比较电平VREF2；所述第二运放IC2的输出端与所述第三三极管Q3的基极相连；所述第三三极管Q3的发射极接地；所述第三三极管Q3的集电极与所述第二电阻R2的一端相连，并作为所述所述第二关驱动信号电路4的输出端；所述第二电阻（R2）的另一端接一直流电源。

在本实施例中，如图2所示，所述驱动封锁电路5包括：第一与门、第二与门、第三与门和第四与门；所述第一与门的一个输入端与所述第四与门的一个输入端相连，并作为所述驱动封锁电路5的第一输入端；所述第一与门的另一个输入端作为所述驱动封锁电路5的第三输入端；所述第四与门的另一个输入端作为所述驱动封锁电路5的第六输入端；所述第二与门的一个输入端与所述第三与门的一个输入端相连，并作为所述驱动封锁电路5的第二输入端；所述第二与门的另一个输入端作为所述驱动封锁电路5的第四输入端；所述第三与门的另一个输入端作为所述驱动封锁电路5的第五输入端；所述第一与门的输出端作为所述驱动封锁电路5的第一输出端；所述第二与门的输出端作为所述驱动封锁电路5的第二输出端；所述第三与门的输出端作为所述驱动封锁电路5的第三输出端；所述第四与门的输出端作为所述驱动封锁电路5的第四输出端。

为了让本领域技术人员更加了解本实用新型装置，以下结合现有软体对本实用新型进行描述，需要特别说明的是该过程涉及的现有软体描述不是本实用新型的保护客体，本实用新型仅保护连接电路及结构。

如图2所示和图3所示，电流采样调理电路对三电平变换器中隔离变压器T1A的原边电流信号Ip进行采样，并将原边电流信号Ip转换成电压信号VIp；自锁电路1的输入端输入电流采样调理电路输出的信号VIp；自恢复电路2的第一输入端和第二输入端分别输入由控制模块的主控芯片DSP产生的功率管驱动信号EPWM1和驱动信号EPWM2；自锁电路1和自恢复电路2组成逐波限流控制模块，其中，如图2所示，信号OVPI为该逐波限流控制模块的输出信号。

如图2、图3和图4所示，当检测到原边电流值Ip过大时，所述逐波限流控制模块的输出信号OVPI翻转为高电平，此时时序控制模块关断驱动，通过第一运放IC1的输出端与正向输入端之间第一二极管D1和第三电阻R3所组成的回路实现第一运放IC1的自锁，此时原边电流值Ip虽然下降了，输出信号OVPI仍电平保持为高电平；从时序控制的要求而言，驱动信号EPWM1先于驱动信号EPWM2关断，控制模块将这两个驱动信号送至自恢复电路2的异或门IC3的两个输入端后产生一个脉冲信号RESET，并通过第二三极管Q2在下一驱动周期到来前将第一运放IC1从自锁状态恢复，输出信号OVPI由高电平翻转为低电平，从而实现逐波限流控制。

如图3和图4所示，关驱动信号电路1、关驱动信号电路2和驱动封锁电路5组成驱动通断时序控制电路。该驱动通断时序控制电路利用第一三极管Q1的快速导通特性与第二运放IC2的传输延时特性，并通过驱动封锁电路5中与门电路所产生的驱动信号PWM1、驱动信号PWM2、驱动信号PWM3和驱动信号PWM4实现驱动通断的时序控制。驱动通断时序控制电路由逐波限流控制模块的输出信号OVPI作为输入信号，通过第一三极管Q1和第二比较器IC2产生关驱动信号PRO1和关驱动信号PRO2，其中关驱动信号PRO1比关驱动信号PRO2先产生低电平；控制模块所产生的驱动信号EPWM1、驱动信号EPWM2、驱动信号EPWM3和驱动信号EPWM4与关驱动信号PRO1和关驱动信号PRO2通过与门电路后可实现驱动信号PWM1和驱动信号PWM4先于驱动信号PWM2和驱动信号PWM3产生关断的逻辑；利用第一三极管Q1的BE结电容放电较慢的特性，关驱动信号PRO2比关驱动信号PRO1先产生高电平，并通过与门电路可实现驱动信号PWM2和驱动信号PWM3先于驱动信号PWM1和驱动信号PWM4产生开通的逻辑。在本实施例中，可通过调整第一关驱动信号电路中的第一电阻R1和第二关驱动信号电路中的第二电阻R2调整开关管驱动开通的时间差。

在本实施例中，驱动信号PWM1和驱动信号PWM2 经隔离驱动电路后用于驱动三电平变换器一上桥臂的开关管S1和开关管S2；驱动信号PWM3和驱动信号PWM4经隔离驱动电路后用于驱动三电平变换器一下桥臂的开关管S3和开关管S4；驱动信号PWM2和驱动信号 PWM3经隔离驱动电路后用于驱动三电平变换器桥臂的内侧开关管S2和开关管S3；驱动信号PWM1和驱动信号 PWM4 经隔离驱动电路后用于驱动三电平变换器桥臂的外侧开关管S1和开关管S4。

如图3所示，在本实施例中，谐振电感Lr和谐振电容Cr组成谐振网络1，谐振电感Lr、谐振电容Cr和主变压器励磁电感Lm组成谐振网络2，谐振网络与开关管S1～S4组成三电平LLC半桥变换电路，二极管D2和二极管D3为箝位二极管，二极管Dr1～Dr4为输出整流二极管，本实用新型的三电平变换器中开关管的逐波限流的电路中三电平变换器不限于此拓扑，可以是LLC半桥变换电路，也可以是LLC全桥变换电路。

以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。

Claims (6)

1.一种三电平变换器中开关管的逐波限流电路，其特征在于，包括：电流采样调理电路、自锁电路、自恢复电路、第一关驱动信号电路、第二关驱动信号电路、驱动封锁电路、隔离驱动电路和控制模块；所述自锁电路的输入端与所述电流采样调理电路的输出端相连；所述自恢复电路的第一输入端与所述控制模块的第一输出端相连；所述自恢复电路的第二输入端与所述控制模块的第二输出端相连；所述自恢复电路的输出端与所述自锁电路的输出端相连；所述第一关驱动信号电路的输入端与所述自锁电路的输出端相连；所述第二关驱动信号电路的输入端与所述自锁电路的输出端相连；所述第一关驱动信号电路的输出端与所述驱动封锁电路的第一输入端相连；所述第二关驱动信号电路的输出端与所述驱动封锁电路的第二输入端相连；所述驱动封锁电路的第三输入端与所述控制模块的第一输出端相连；所述驱动封锁电路的第四输入端与所述控制模块的第二输出端相连；所述驱动封锁电路的第五输入端与所述控制模块的第三输出端相连；所述驱动封锁电路的第六输入端与所述控制模块的第四输出端相连；所述驱动封锁电路的第一输出端与所述隔离驱动电路的第一输入端相连；所述驱动封锁电路的第二输出端与所述隔离驱动电路的第二输入端相连；所述驱动封锁电路的第三输出端与所述隔离驱动电路的第三输入端相连；所述驱动封锁电路的第四输出端与所述隔离驱动电路的第四输入端相连。

2.根据权利要求1所述的一种三电平变换器中开关管的逐波限流电路，其特征在于：所述自锁电路包括第三电阻（R3）、第七电阻（R7）、第一二极管（D1）和第一运放（IC1）；所述第三电阻（R3）的一端与所述第一运放（IC1）的正向输入端相连，并作为所述自锁电路的输入端；所述第三电阻（R3）的另一端与所述第一二极管（D1）的阴极相连；所述第一二极管（D1）的阳极与所述第一运放（IC1）的输出端相连，并作为所述自锁电路的输出端；所述第一运放（IC1）的反向输入端接第一比较电平（VREF1）；所述第七电阻（R7）的一端接一直流电压源；所述第七电阻（R7）的另一端与所述第一运放（IC1）的输出端相连。

3.根据权利要求1所述的一种三电平变换器中开关管的逐波限流电路，其特征在于：所述自恢复电路包括异或门（IC3）、第四电阻（R4）、第六电阻（R6）和第二三极管（Q2）；所述异或门（IC3）的一个输入端作为所述自恢复电路的第一输入端，所述异或门（IC3）的另一个输入端作为所述自恢复电路的第二输入端；所述异或门（IC3）的输出端与所述第四电阻（R4）的一端相连；所述第四电阻（R4）的另一端与所述第二三极管（Q2）的基极相连，并接入所述第六电阻（R6）的一端；所述第六电阻（R6）的另一端与所述第二三极管（Q2）的发射极相连并接地；所述第二三极管（Q2）的集电极作为所述自恢复电路的输出端。

4.根据权利要求1所述的一种三电平变换器中开关管的逐波限流电路，其特征在于：所述第一关驱动信号电路包括：第一电阻（R1）、第八电阻（R8）和第一三极管（Q1）；所述第一电阻（R1）的一端作为所述第一关驱动信号电路的输入端；所述第一电阻（R1）的另一端与所述第一三极管（Q1）的基极相连；所述第一三极管（Q1）的发射极接地；所述第一三极管（Q1）的集电极与所述第八电阻（R8）的一端相连，并作为所述第一关驱动信号电路的输出端；所述第八电阻（R8）的另一端接一直流电压源。

5.根据权利要求1所述的一种三电平变换器中开关管的逐波限流电路，其特征在于：所述第二关驱动信号电路包括：第二电阻（R2）、第五电阻（R5）、第三三极管（Q3）和第二运放（IC2）；所述第五电阻（R5）的一端作为所述第二关驱动信号电路的输入端；所述第五电阻（R5）的另一端与所述第二运放（IC2）的反向输入端相连；所述第二运放（IC2）的正向输入端接第二比较电平（VREF2）；所述第二运放（IC2）的输出端与所述第三三极管（Q3）的基极相连；所述第三三极管（Q3）的发射极接地；所述第三三极管（Q3）的集电极与所述第二电阻（R2）的一端相连，并作为所述第二关驱动信号电路的输出端；所述第二电阻（R2）的另一端接一直流电源。

6.根据权利要求1所述的一种三电平变换器中开关管的逐波限流电路，其特征在于：所述驱动封锁电路包括：第一与门、第二与门、第三与门和第四与门；所述第一与门的一个输入端与所述第四与门的一个输入端相连，并作为所述驱动封锁电路的第一输入端；所述第一与门的另一个输入端作为所述驱动封锁电路的第三输入端；所述第四与门的另一个输入端作为所述驱动封锁电路的第六输入端；所述第二与门的一个输入端与所述第三与门的一个输入端相连，并作为所述驱动封锁电路的第二输入端；所述第二与门的另一个输入端作为所述驱动封锁电路的第四输入端；所述第三与门的另一个输入端作为所述驱动封锁电路的第五输入端；所述第一与门的输出端作为所述驱动封锁电路的第一输出端；所述第二与门的输出端作为所述驱动封锁电路的第二输出端；所述第三与门的输出端作为所述驱动封锁电路的第三输出端；所述第四与门的输出端作为所述驱动封锁电路的第四输出端。