CN203521431U - 一种薄膜晶体管、阵列基板和显示装置 - Google Patents
一种薄膜晶体管、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN203521431U CN203521431U CN201320639280.1U CN201320639280U CN203521431U CN 203521431 U CN203521431 U CN 203521431U CN 201320639280 U CN201320639280 U CN 201320639280U CN 203521431 U CN203521431 U CN 203521431U
- Authority
- CN
- China
- Prior art keywords
- film transistor
- active layer
- via hole
- thin
- etching barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型公开了一种薄膜晶体管、阵列基板和显示装置，以解决现有氧化物薄膜晶体管沟道长度过大，影响薄膜晶体管性能的问题。本实用新型中薄膜晶体管包括有源层，覆盖于所述有源层之上的刻蚀阻挡层，以及位于所述刻蚀阻挡层之上的源电极和漏电极，所述刻蚀阻挡层具有一过孔，所述过孔侧壁暴露刻蚀阻挡层侧断面，所述过孔底面暴露有源层表面；源电极和漏电极分别覆盖过孔暴露的刻蚀阻挡层不同部分的侧断面，并且源电极覆盖过孔底面暴露的有源层的第一表面区域，漏电极覆盖过孔底面暴露的有源层的第二表面区域，第一表面区域与第二表面区域之间不重叠。通过本实用新型减小了薄膜晶体管的沟道长度，提高了薄膜晶体管的性能。
Description
技术领域
本实用新型涉及薄膜晶体管显示技术领域，尤其涉及一种薄膜晶体管、阵列基板和显示装置。
背景技术
氧化物薄膜晶体管由于具有较高的电子迁移率，并且制作工艺相对简单，其已成为显示领域的主流产品。
氧化物薄膜晶体管在制作过程中，为了补偿氧化物半导体的不稳定性，通常在有源层上形成刻蚀阻挡层，并且在刻蚀阻挡层上形成两个圆形过孔，以实现薄膜晶体管源电极与漏电极的电性接触。具体的，如图1A所示为现有氧化物薄膜晶体管在图1B中AA’方向上的剖面示意图，包括栅极10，栅极绝缘层11，有源层12，刻蚀阻挡层13，以及形成在刻蚀阻挡层13之上的源电极14和漏电极15，其中刻蚀阻挡层13上设置有两个相对的圆形过孔131,薄膜晶体管的源电极14和漏电极15分别通过这两个圆形过孔131与有源层12接触导通，两个圆形过孔131间的距离决定薄膜晶体管的沟道长度，圆形过孔131的直径决定薄膜晶体管的沟道宽度。
通常在刻蚀阻挡层13上形成圆形过孔131时，需要设置两个圆形过孔131之间的间距，并且两个圆形过孔之间的间距需要满足曝光工艺所要求的解像力以及源漏极配线之间的覆盖公差，目前应用在大面积平板显示工艺中的曝光机解像力一般在4微米左右，圆形过孔与源漏极配线之间的覆盖公差各为3微米左右，故现有的氧化物薄膜晶体管中薄膜晶体管沟道长度需要设置在10微米左右，如图1B所示。
薄膜晶体管的沟道长度影响薄膜晶体管的开启电流，沟道长度越小薄膜晶体管的开启电流就越大，然而现有的氧化物薄膜晶体管中薄膜晶体管沟道长度与沟道长度约为4微米的多晶硅薄膜晶体管相比，约为2.5倍，使薄膜晶体管的开启电流减小，严重降低了薄膜晶体管的性能，故如何减小氧化物薄膜晶体管中沟道长度，是氧化物薄膜晶体管技术研究所要解决的问题之一。
实用新型内容
本实用新型的目的是提供一种薄膜晶体管、阵列基板和显示装置，以解决现有氧化物薄膜晶体管沟道长度过大，影响薄膜晶体管性能的问题。
本实用新型的目的是通过以下技术方案实现的：
本实用新型一方面提供一种薄膜晶体管，包括有源层，覆盖于所述有源层之上的刻蚀阻挡层，以及位于所述刻蚀阻挡层之上的源电极和漏电极，所述刻蚀阻挡层具有一过孔，所述过孔侧壁暴露刻蚀阻挡层侧断面，所述过孔底面暴露有源层表面；
所述源电极覆盖所述过孔侧壁暴露的所述刻蚀阻挡层的第一侧断面、以及所述过孔底面暴露的所述有源层的第一表面区域；
所述漏电极覆盖所述过孔侧壁暴露的所述刻蚀阻挡层的第二侧断面、以及所述过孔底面暴露的所述有源层的第二表面区域；
所述第一侧断面与所述第二侧断面不重叠，所述第一表面区域与所述第二表面区域不重叠。
本实用新型提供的薄膜晶体管，在刻蚀阻挡层上形成一个过孔，源电极和漏电极共享该过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，提高薄膜晶体管的整体性能。
进一步的，本实用新型实施例中所述有源层具有一容置空间，所述容置空间位于有源层被所述过孔底面暴露、且未被所述源电极和所述漏电极覆盖的部分，能够避免被暴露的有源层被污染，以提升薄膜晶体管的特性。
所述过孔底面暴露的，且未被所述源电极和所述漏电极覆盖的有源层为绝缘体，能够避免被暴露的有源层被污染，以提升薄膜晶体管的特性。
更进一步的，本实用新型中所述过孔在平行于所述有源层表面方向上的截面图形为椭圆形，以更好的实现源电极和漏电极不接触，并实现二者分别与有源层的覆盖连接。
所述过孔在平行于所述有源层表面方向上的截面图形为长条形，以更好的实现源电极和漏电极不接触，并实现二者分别与有源层的覆盖连接。
本实用新型另一方面提供了一种阵列基板，该阵列基板包括上述薄膜晶体管，源电极和漏电极共享一个过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，提高薄膜晶体管的整体性能。
本实用新型再一方面还提供了一种显示装置，该显示装置包括上述阵列基板，源电极和漏电极共享一个过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，提高薄膜晶体管的整体性能。
附图说明
图1A为现有技术中薄膜晶体管的剖面示意图；
图1B为现有技术中薄膜晶体管沟道长度示意图；
图2A为本实用新型实施例提供的薄膜晶体管剖面示意图；
图2B为本实用新型实施例提供的薄膜晶体管又一剖面示意图；
图3为本实用新型实施例提供的薄膜晶体管沟道长度示意图；
图4A-图4B为本实用新型实施例提供的又一薄膜晶体管示意图；
图5A-图5B为本实用新型实施例提供的再一薄膜晶体管示意图；
图6为本实用新型实施例提供的薄膜晶体管制作流程图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，并不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
实施例一
本实用新型实施例一提供一种薄膜晶体管，如图2A所示，包括栅极1，栅极绝缘层2，有源层3，刻蚀阻挡层4，其中刻蚀阻挡层4上具有一过孔7，过孔7的侧壁暴露刻蚀阻挡层4的侧断面，过孔7的底面暴露有源层3的表面。
具体的，本实用新型实施例中在刻蚀阻挡层4之上形成有源电极5和漏电极6，源电极5覆盖过孔7侧壁暴露的刻蚀阻挡层4的第一侧断面、以及过孔7底面暴露的有源层3的第一表面区域；漏电极6覆盖过孔7侧壁暴露的刻蚀阻挡层4的第二侧断面、以及过孔7底面暴露的有源层3的第二表面区域；其中，第一侧断面与第二侧断面不重叠，第一表面区域与第二表面区域不重叠，如图2B所示，图2B为图3中AA’方向上的剖面示意图。
进一步的，本实用新型实施例中刻蚀阻挡层4上形成有一个过孔7，源电极5和漏电极6分别覆盖过孔7暴露的刻蚀阻挡层4不同部分的侧断面，并且源电极5覆盖过孔7底面暴露的有源层3的第一表面区域，即源电极5通过过孔7与有源层3实现了连接，漏电极6覆盖过孔7底面暴露的有源层3的第二表面区域，即漏电极6通过过孔7与有源层3实现了连接，并且第一表面区域与第二表面区域之间不重叠，第一表面区域与第二表面区域之间的距离即为薄膜晶体管的沟道长度，如图3所示，换言之，源电极5和漏电极6通过共享同一个过孔7实现与有源层3的连接，第一表面区域与第二表面区域之间的距离为薄膜晶体管的沟道长度只需要考虑曝光工艺所要求的解像力即可，无需考虑形成的过孔与源漏极配线之间的覆盖公差，减小了薄膜晶体管的沟道长度，进而能够提高薄膜晶体管的开启电流，提高薄膜晶体管的性能。
进一步的，本实用新型实施例中可将过孔7底面暴露的有源层3表面上，未被薄膜晶体管的源电极5和漏电极6覆盖的部分进行去除处理，形成一容置空间，如图4A和4B所示，有源层3具有一容置空间，该容置空间位于有源层3被过孔7底面暴露、且未被源电极5和漏电极6覆盖的部分，其中，图4A为图4B中AA’方向上的剖面示意图，或者本实用新型实施例中可将过孔7底面暴露的有源层3表面上，未被薄膜晶体管的源电极5和漏电极6覆盖的部分进行绝缘化处理，在该部分形成绝缘体，如图5A和5B所示，其中，图5A为图5B中AA’方向上的剖面示意图。
本实用新型实施例中将将过孔7底面暴露的、有源层3表面上未被薄膜晶体管的源电极5和漏电极6覆盖的部分进行去除形成一容置空间，或进行绝缘化处理形成绝缘体，能够避免被暴露的有源层被污染，以提升薄膜晶体管的特性。
进一步的，本实用新型实施例中优选将过孔7在在平行于有源层3表面方向上的截面图形设计为椭圆形或长条形，以更好的实现源电极5和漏电极6不接触，并实现二者分别与有源层3的覆盖连接。
本实用新型实施例提供的薄膜晶体管在刻蚀阻挡层上形成一个过孔，源电极和漏电极共享该过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，并且本实用新型实施例中无需再设计源漏极配线与过孔之间的覆盖公差，能够避免阈值电压的漂移以及开启电流不均匀等缺陷。
实施例二
本实用新型实施例二提供一种阵列基板，该阵列基板包括实施例一涉及的薄膜晶体管，并且该阵列基板除薄膜晶体管结构与现有阵列基板中薄膜晶体管结构不同以外，其它与现有阵列基板结构相同，在此不再赘述。
本实用新型实施例提供的阵列基板，阵列基板的薄膜晶体管在刻蚀阻挡层上形成一个过孔，源电极和漏电极共享该过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，提高薄膜晶体管的整体性能。
实施例三
本实用新型实施例三提供一种显示装置，该显示装置包括实施二涉及的阵列基板，其它结构与现有技术相同，在此不再赘述。
本实用新型实施例提供的显示装置，薄膜晶体管在刻蚀阻挡层上形成一个过孔，源电极和漏电极共享该过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，提高薄膜晶体管的整体性能。
实施例四
本实用新型实施例四提供一种薄膜晶体管的制作方法，如图6所示，包括：
S101：形成栅极。
具体的，本实用新型实施例中形成栅极的材料可选用钼（Mo）、钼铌合金（MoNb）、铝（Al）、铝钕合金（AlNd）、钛（Ti）和铜（Cu）中的一种或多种材料形成的单层或多层复合叠层，优选Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
S102：形成栅极绝缘层。
具体的，本实用新型实施例中栅极绝缘层，可由硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、硅的氮氧化物（SiON）、铝的氧化物（AlOx）等中的一种或两种组成的多层复合膜组成。
S103：形成有源层。
具体的，本实用新型实施例中有源层选择载流子迁移率较高的氧化物为材料，例如铟镓锌氧化物（IGZO），氧化铟锌（IZO）等不耐腐蚀的氧化物半导体材料。
进一步的，本实用新型实施例中有源层可采用溅射方式，也可采用喷墨打印方式，还可采用金属有机学气相沉积方式形成。
S104：形成刻蚀阻挡层。
本实用新型实施例中在有源层上形成的刻蚀阻挡层可以是由硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）和硅的氮氧化物（SiON）其中一种或多种组成。
S105：对刻蚀阻挡层进行过孔工艺，形成一侧壁暴露刻蚀阻挡层侧断面、底面暴露有源层表面的过孔。
具体的，本实用新型实施例中在刻蚀阻挡层上预设源电极和漏电极的对应位置，并在设定位置处形成过孔，过孔形成方法一般采用干法刻蚀，包括但不限于溅射刻蚀、反应离子刻蚀和高密度等离子体刻蚀等方法。
优选的，本实用新型实施例中对刻蚀阻挡层进行过孔工艺时，可对刻蚀阻挡层进行构图，形成在平行于有源层表面方向上的截面图形为椭圆形的过孔，还可对刻蚀阻挡层进行构图，形成在平行于有源层表面方向上的截面图形为长条形的过孔。
S106：形成源漏金属层，并采用构图工艺形成源电极和漏电极。
具体的，本实用新型实施例中形成源漏金属层后，对源漏金属层进行构图工艺，使源电极覆盖刻蚀阻挡层的第一侧断面、以及有源层的第一表面区域，使漏电极覆盖刻蚀阻挡层的第二侧断面、以及有源层的第二表面区域，其中，第一侧断面与第二侧断面不重叠，第一表面区域与第二表面区域不重叠。
进一步的，本实用新型实施例中还可根据实际需要选择执行S107或S108，当然S107或S108为可选的，并不是必须的。
S107：去除过孔底面暴露的有源层中未被源电极和漏电极覆盖的部分。
本实用新型实施例中，可在执行S104的同时，采用同一构图工艺去除部分有源层，该被去除部分为过孔底面暴露的，且未被源电极和漏电极覆盖的部分。
S108：绝缘化过孔底面暴露的有源层中未被源电极和漏电极覆盖的部分。
本实用新型实施例中可在执行S104之后，对过孔底面暴露的，且未被源电极和漏电极覆盖的部分有源层进行绝缘化处理。
另外，本实用新型实施例还可在执行完上述步骤之后，形成保护层，以确保薄膜晶体管的信赖性。
本实用新型实施例提供的薄膜晶体管制作方法，在刻蚀阻挡层上形成一个过孔，源电极和漏电极共享该过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，提高薄膜晶体管的整体性能。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
Claims (7)
1.一种薄膜晶体管，其特征在于，包括有源层，覆盖于所述有源层之上的刻蚀阻挡层，以及位于所述刻蚀阻挡层之上的源电极和漏电极，其中，
所述刻蚀阻挡层具有一过孔，所述过孔侧壁暴露刻蚀阻挡层侧断面，所述过孔底面暴露有源层表面；
所述源电极覆盖所述过孔侧壁暴露的所述刻蚀阻挡层的第一侧断面、以及所述过孔底面暴露的所述有源层的第一表面区域；
所述漏电极覆盖所述过孔侧壁暴露的所述刻蚀阻挡层的第二侧断面、以及所述过孔底面暴露的所述有源层的第二表面区域；
所述第一侧断面与所述第二侧断面不重叠，所述第一表面区域与所述第二表面区域不重叠。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述有源层具有一容置空间，所述容置空间位于有源层被所述过孔底面暴露、且未被所述源电极和所述漏电极覆盖的部分。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述过孔底面暴露的、且未被所述源电极和所述漏电极覆盖的有源层为绝缘体。
4.如权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述过孔在平行于所述有源层表面方向上的截面图形为椭圆形。
5.如权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述过孔在平行于所述有源层表面方向上的截面图形为长条形。
6.一种阵列基板，其特征在于，包括权利要求1-5任一项所述的薄膜晶体管。
7.一种显示装置，其特征在于，包括权利要求6所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320639280.1U CN203521431U (zh) | 2013-10-16 | 2013-10-16 | 一种薄膜晶体管、阵列基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320639280.1U CN203521431U (zh) | 2013-10-16 | 2013-10-16 | 一种薄膜晶体管、阵列基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203521431U true CN203521431U (zh) | 2014-04-02 |
Family
ID=50380318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320639280.1U Withdrawn - After Issue CN203521431U (zh) | 2013-10-16 | 2013-10-16 | 一种薄膜晶体管、阵列基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203521431U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103618004A (zh) * | 2013-10-16 | 2014-03-05 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
-
2013
- 2013-10-16 CN CN201320639280.1U patent/CN203521431U/zh not_active Withdrawn - After Issue
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103618004A (zh) * | 2013-10-16 | 2014-03-05 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882055B2 (en) | TFT substrate structure and manufacturing method thereof | |
| CN103730346B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103094354B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN207925480U (zh) | 薄膜晶体管和场效应二极管 | |
| US9252285B2 (en) | Display substrate including a thin film transistor and method of manufacturing the same | |
| CN103165471A (zh) | 薄膜晶体管及其制作方法和显示装置 | |
| CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN103618004B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN105702744A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN105140271A (zh) | 薄膜晶体管、薄膜晶体管的制造方法及显示装置 | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN104681624A (zh) | 单晶硅基底tft器件 | |
| CN104851910A (zh) | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 | |
| CN105006487A (zh) | 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法 | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| US20140183541A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| EP2908348B1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| CN103531637A (zh) | 晶体管与其制造方法 | |
| EP3001460B1 (en) | Thin film transistor and preparation method therefor, display substrate, and display apparatus | |
| CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN203521431U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| US20150028326A1 (en) | Thin film transistor, thin film transistor substrate and method of manufacturing thin film transistor substrate | |
| US9614095B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20140402 Effective date of abandoning: 20160518 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |