CN203520067U - 一种抗干扰的高性能定时器 - Google Patents

Abstract

本实用新型公开了一种抗干扰的高性能定时器，包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第一二极管、第二二极管、第三二极管、第四二极管、按钮、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、三极管、电位器、时基芯片、继电器、稳压器、整流器、变压器和插座。本实用新型将时基芯片连接成单稳态触发器，使得电路结构比较简单，利用了时基芯片的强制复位的功能来实现定时器电路的较高的抗干扰性能，而电路的定时时间可通过调节电位器来实现。

Description

一种抗干扰的高性能定时器

技术领域

本实用新型涉及一种高性能定时器，尤其涉及一种抗干扰的高性能定时器。

背景技术

随着电子技术的发展，尤其是消费类电子的日益普及，定时器的使用量也在飞速增长，人们对定时器的性能要求也逐渐提高，定时器应用领域及其广泛，在工业控制当中，对定时器的要求相对较高，现今的工业应用中的定时器结构比较复杂，经常受到外部其它元件的干扰，大大降低了其工作的效率。

实用新型内容

本实用新型的目的就在于为了解决上述问题而提供一种抗干扰的高性能定时器。

本实用新型通过以下技术方案来实现上述目的：

本实用新型包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第一二极管、第二二极管、第三二极管、第四二极管、按钮、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、三极管、电位器、时基芯片、继电器、稳压器、整流器、变压器和插座，所述第一电阻的第一端同时与所述按钮的第一端和所述第一二极管的正极连接，所述第一电阻的第二端同时与所述第二电阻的第一端、所述第一电容的正极和所述三极管的基极连接，所述第二电阻的第二端同时与所述第一电容的负极、所述三极管的发射极、所述第三电容的负极、所述时基芯片的接地端、所述第四电容的第一端、所述第四二极管的正极、所述继电器线圈的第一端、所述第七电阻的第一端、所述第七电容的负极和所述整流器的负极连接，所述按钮的第二端同时与所述第三电阻的第一端、所述第四电阻的第一端、所述电位器的第一端、所述时基芯片的电源压端、所述第五电容的第一端、所述第六电容的第一端和所述稳压器的输出端连接，所述第一二极管的负极同时与所述时基芯片的的复位端、所述第二二极管的负极和所述第六电阻的第一端连接，所述第六电阻的第二端同时与所述第五电容的第二端、所述第六电容的第二端、所述稳压器的接地端和所述第七电阻的第二端连接，所述第三电阻的第二端同时与所述第二电容的第一端和所述三极管的集电极连接，所述第二电容的第二端同时与所述第四电阻的第二端和所述时基芯片的的触发端连接，所述电位器的第二端同时与所述电位器的滑动端和所述第五电阻的第一端连接，所述第五电阻的第二端同时与所述第三电容的正极、所述时基芯片的门限端和所述时基芯片的放电端连接，所述时基芯片的电压控制端与所述第四电容的第二端连接，所述时基芯片的输出端同时与所述第二二极管的正极和所述第三二极管的正极连接，所述第三二极管的负极同时与所述第四二极管的负极和所述继电器线圈的第二端连接，所述第七电容的正极与所述第八电阻的第一端连接，所述第八电阻的第二端同时与所述稳压器的输入端和所述整流器的正极连接，所述整流器的第一输入端与所述变压器次级线圈的第一端连接，所述变压器次级线圈的第二端与所述整流器的第二输入端连接，所述变压器初级线圈的第一端同时与所述插座的第一端和交流电源的相线端连接，所述变压器初级线圈的第二端同时与所述继电器触点的第一端和所述交流电源的零线端连接，所述继电器触点的第二端与所述插座的第二端连接。

进一步，所述第一电容、所述第三电容和所述第七电容均为极性电容。

进一步，所述第三二极管为发光二极管。

本实用新型的有益效果在于：

本实用新型将时基芯片连接成单稳态触发器，使得电路结构比较简单，利用了时基芯片的强制复位的功能来实现定时器电路的较高的抗干扰性能，而电路的定时时间可通过调节电位器来实现。

附图说明

图1是本实用新型电路结构原理图。

具体实施方式

下面结合附图对本实用新型作进一步说明：

如图1所示，本实用新型包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4、按钮SB、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、三极管Q、电位器RP、时基芯片IC1、继电器K、稳压器IC2、整流器BR、变压器TC和插座X，第一电容C1、第三电容C3和第七电容C7均为极性电容，第三二极管D3为发光二极管，第一电阻R1的第一端同时与按钮SB的第一端和第一二极管D1的正极连接，第一电阻R1的第二端同时与第二电阻R2的第一端、第一电容C1的正极和三极管Q的基极连接，第二电阻R2的第二端同时与第一电容C1的负极、三极管Q的发射极、第三电容C3的负极、时基芯片IC1的接地端、第四电容C4的第一端、第四二极管D4的正极、继电器K线圈的第一端、第七电阻R7的第一端、第七电容C7的负极和整流器BR的负极连接，按钮SB的第二端同时与第三电阻R3的第一端、第四电阻R4的第一端、电位器RP的第一端、时基芯片IC1的电源压端、第五电容C5的第一端、第六电容C6的第一端和稳压器IC2的输出端连接，第一二极管D1的负极同时与时基芯片IC1的的复位端、第二二极管D2的负极和第六电阻R6的第一端连接，第六电阻R6的第二端同时与第五电容C5的第二端、第六电容C6的第二端、稳压器IC2的接地端和第七电阻R7的第二端连接，第三电阻R3的第二端同时与第二电容C2的第一端和三极管Q的集电极连接，第二电容C2的第二端同时与第四电阻R4的第二端和时基芯片IC1的的触发端连接，所述电位器的第二端同时与所述电位器的滑动端和所述第五电阻的第一端连接，第五电阻R5的第二端同时与第三电容C3的正极、时基芯片IC1的门限端和时基芯片IC1的放电端连接，时基芯片IC1的电压控制端与第四电容C4的第二端连接，时基芯片IC1的输出端同时与第二二极管D2的正极和第三二极管D3的正极连接，第三二极管D3的负极同时与第四二极管D4的负极和继电器K线圈的第二端连接，第七电容C7的正极与第八电阻R8的第一端连接，第八电阻R8的第二端同时与稳压器IC2的输入端和整流器BR的正极连接，整流器BR的第一输入端与变压器TC次级线圈的第一端连接，变压器TC次级线圈的第二端与整流器BR的第二输入端连接，变压器TC初级线圈的第一端同时与插座X的第一端和交流电源的相线端连接，变压器TC初级线圈的第二端同时与继电器K触点K-1的第一端和交流电源的零线端连接，继电器K触点K-1的第二端与插座X的第二端连接。

本实用新型将时基芯片IC1连接成单稳态触发器，使得电路设计简单，只需要几个电阻器和电容器就能实现触发功能，利用了时基芯片IC1第四端的强制复位的功能来实现定时器电路的抗干扰性能，在电路的调试阶段，电路的定时时间通过调节电位器RP来实现。当按钮SB断开时，时基芯片IC1的第四端通过第六电阻R6与地相连，时基芯片IC1被强制复位。此时，无论时基芯片IC1的第二端受到多大的干扰，时基芯片都不工作。当按下按钮SB后，电源通过第一二极管D1加到时基芯片IC1的复位端一个高电平，时基芯片IC1的强制复位功能解除，同时电源通过第一电阻R1加到三极管Q的基极上，使得三极管Q导通，第二电容C2通过与三极管Q集电极相连后向时基芯片IC1的第二端输出一个低电平，时基芯片IC1翻转置位，时基芯片IC1的第三端输出高电平，发光二极管第三二极管D3点亮、继电器K得电，触点K-1闭合，插座X对外供电，同时时基芯片IC1的第三端的高电平通过第二二极管D2向时基芯片IC1的第四端输出一个高电平使得电路自锁，当暂态结束后，电路翻回稳态，时基芯片IC1的第三端输出低电平，继电器K失电，触头K-1断开，电路恢复到初始状态。

Claims (3)

1.一种抗干扰的高性能定时器，其特征在于：包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第一二极管、第二二极管、第三二极管、第四二极管、按钮、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、三极管、电位器、时基芯片、继电器、稳压器、整流器、变压器和插座，所述第一电阻的第一端同时与所述按钮的第一端和所述第一二极管的正极连接，所述第一电阻的第二端同时与所述第二电阻的第一端、所述第一电容的正极和所述三极管的基极连接，所述第二电阻的第二端同时与所述第一电容的负极、所述三极管的发射极、所述第三电容的负极、所述时基芯片的接地端、所述第四电容的第一端、所述第四二极管的正极、所述继电器线圈的第一端、所述第七电阻的第一端、所述第七电容的负极和所述整流器的负极连接，所述按钮的第二端同时与所述第三电阻的第一端、所述第四电阻的第一端、所述电位器的第一端、所述时基芯片的电源压端、所述第五电容的第一端、所述第六电容的第一端和所述稳压器的输出端连接，所述第一二极管的负极同时与所述时基芯片的的复位端、所述第二二极管的负极和所述第六电阻的第一端连接，所述第六电阻的第二端同时与所述第五电容的第二端、所述第六电容的第二端、所述稳压器的接地端和所述第七电阻的第二端连接，所述第三电阻的第二端同时与所述第二电容的第一端和所述三极管的集电极连接，所述第二电容的第二端同时与所述第四电阻的第二端和所述时基芯片的的触发端连接，所述电位器的第二端同时与所述电位器的滑动端和所述第五电阻的第一端连接，所述第五电阻的第二端同时与所述第三电容的正极、所述时基芯片的门限端和所述时基芯片的放电端连接，所述时基芯片的电压控制端与所述第四电容的第二端连接，所述时基芯片的输出端同时与所述第二二极管的正极和所述第三二极管的正极连接，所述第三二极管的负极同时与所述第四二极管的负极和所述继电器线圈的第二端连接，所述第七电容的正极与所述第八电阻的第一端连接，所述第八电阻的第二端同时与所述稳压器的输入端和所述整流器的正极连接，所述整流器的第一输入端与所述变压器次级线圈的第一端连接，所述变压器次级线圈的第二端与所述整流器的第二输入端连接，所述变压器初级线圈的第一端同时与所述插座的第一端和交流电源的相线端连接，所述变压器初级线圈的第二端同时与所述继电器触点的第一端和所述交流电源的零线端连接，所述继电器触点的第二端与所述插座的第二端连接。

2.根据权利要求1所述的一种抗干扰的高性能定时器，其特征在于：所述第一电容、所述第三电容和所述第七电容均为极性电容。

3.根据权利要求1所述的一种抗干扰的高性能定时器，其特征在于：所述第三二极管为发光二极管。

Images