CN203366524U - 基于fpga的信号高速隔离传输系统 - Google Patents

Abstract

本实用新型公开了一种基于FPGA的信号高速隔离传输系统，包括发送端和接收端，发送端包括接收模拟信号的前端调理电路、与所述前端调理电路相连接的A/D转换单元、与所述A/D转换单元连接的发送端FPGA处理单元、与所述发送端FPGA处理单元相连接的并串转换单元、与所述并串转换单元连接的光发送模块，光发送模块通过光纤与接收端连接；接收端包括与光纤连接的光接收模块、与所述光接收模块连接的串并转换单元、与所述串并转换单元连接的接收端FPGA处理单元、与所述接收端FPGA处理单元连接的D/A转换单元；所述D/A转换单元通过接口与测试设备相连接。本实用新型具有抗干扰性强、隔离电压高、实时性好的特点。

Description

基于FPGA的信号高速隔离传输系统

技术领域

本实用新型涉及一种具有较高隔离电压、较好的实时性的数据隔离传输系统，尤其是涉及一种基于FPGA的信号高速隔离传输系统。

背景技术

信号隔离方式，主要包括光电隔离、电容隔离以及电磁隔离。电容隔离以及电磁隔离具有较快的响应时间，但是隔离电压一般限制在1500V以下，由于其本身的结构比较容易引入外部干扰信号。光电隔离的核心是电压与频率相互转换并采用光纤传输。这样的方式具有较高的隔离电压，但是压频或是频压转换的时间较长，实时性不够理想。目前普遍采用双绞线进行信号传输，采用这样的方法传输抗干扰能力差，同时远距离传输中系统延时较大。

随着FPGA的出现及其相关技术的发展，因其具有较好的抗干扰性、内部延迟时间小、控制逻辑均由硬件完成等优点，在复杂环境下应用FPGA进行设计，已经成为一种趋势。尤其是在一些信号的高速采集和传输系统中，这样的应用可以较好地满足系统的要求。

同时光纤传输与电气传输相比，具有传输频带宽、通信容量大、传输损耗低、抗电磁干扰性能强、抗辐射能力强、保密性好、重量轻等特点，在通信领域被广泛应用，可以更好地支持远距离传输以及实时传输的要求。

实用新型内容

本实用新型的目的就是克服现有技术中的不足，提供一种基于FPGA的信号高速隔离传输系统。

为了解决现有技术中的问题，本实用新型采用了如下的技术方案：

一种基于FPGA的信号高速隔离传输系统，其特征在于：包括发送端和接收端两个部分，所述的发送端包括接收模拟信号的前端调理电路、与所述前端调理电路相连接的A/D转换单元、与所述A/D转换单元连接的发送端FPGA处理单元、与所述发送端FPGA处理单元相连接的并串转换单元、与所述并串转换单元连接的光发送模块，所述光发送模块通过光纤与接收端连接；所述的接收端包括与光纤连接的光接收模块、与所述光接收模块连接的串并转换单元、与所述串并转换单元连接的接收端FPGA处理单元、与所述接收端FPGA处理单元连接的D/A转换单元；所述D/A转换单元通过接口与测试设备相连接。

所述的基于FPGA的信号高速隔离传输系统，其特征在于：所述的发送端和接收端通过光纤连接，光纤接口为SC型。

发送端FPGA处理单元主要完成A/D采集的控制、光发送模块的控制、并串转换控制、时钟分频以及数据处理等功能。

发送端FPGA在数据处理过程中，需要对采集数据进行有效判断。

接收端FPGA处理单元主要完成D/A控制、光接收模块的控制、串并转换控制、时钟分频以及数据处理等功能。

接收端FPGA在数据处理过程中，需要对接收数据进行有效判断。

发送端模拟量到数字量的转换采用高速转换芯片AD9220，该芯片最大采样速率可以达到10MSPS。FPGA选用ALTERA公司的EP3C25Q240C8，采用AS与JTAG结合的配置方式，数据并串转换选用TLK1501高速并串转换芯片，光电转换中选用AFBR5305Z模块。

发送端光模块选用AFBR5305Z，数据的串并转换选用TLK1501，FPGA选用ALTERA公司的EP3C25Q240C8。数字量到模拟量的转换选用高速转换芯片AD5445。AD5445是AD公司生产的12bit精度DAC，最高可以支持20Msps的采样速率。

本实用新型的优点是：

本实用新型具有抗干扰性强、隔离电压高、实时性好的特点；采用光纤的方式传输，隔离电压比以往的电磁隔离、电容隔离以及光电隔离等方式有了较为明显的提高；同时系统的响应时间控制在1us以内，这样的响应时间相对于以往的信号隔离方式有了极大的提高；该系统可以广泛应用于工作环境恶劣对实时性要求高的工业、实验现场。

附图说明

图1 是本实用新型的结构框架图。

图2 是本实用新型的发送端FPGA处理单元功能图。

图3 是本实用新型的接收端FPGA处理单元功能图。

图4 是本实用新型的发送端FPGA处理单元数据处理流程图。

图5 是本实用新型的接收端FPGA处理单元数据处理流程图。

图6是本实用新型的实际测试图。

具体实施方式

下面结合附图对本实用新型做进一步详细的说明。

图1 为本实用新型的结构框架示意图。

如图1 所示，本实用新型以光纤为界，分为发送端和接收端两个部分。发送端依次包括前端调理电路1、高速A/D转换单元2、FPGA处理单元3、编码并串转换单元4以及光发送模块5。接收端依次包括光接收模块6、解码串并转换模块7、FPGA处理8以及高速D/A转换单元9。

在本实施例中，前端调理电路1用来接收模拟信号，一般采集的模拟信号比较微弱同时夹杂有干扰信号，必须经过放大、滤波等处理。同时A/D芯片对输入的模拟信号的幅度范围也有一定的要求。这也需要调理电路满足这样的功能。

在本实施例中，高速A/D转换单元2将接收的模拟信号转化为FPGA处理单元3所能识别的数字信号，并将数字信号以12位并行的方式发送给FPGA处理单元3，A/D转换模块的采集时钟由FPGA处理单元3提供，最高可以达到10MSPS。

FPGA处理单元3发送16位并行数据给编码并串转换模块4，这个模块包含一个片内8B/10B编码器，将16位并行数据分成两个8位数据进行编码，编码后的数据为20位，再通过其内部并串模块转换为串行数据流并以差分的方式与光发送模块相连接。这样的方式可以提高系统的信噪比，增强对共模信号的抑制能力。

光发送模块5接收串行数据，实现电光转换，以光的形式发送给接收端。光发送模块5接头为SC型，在使用62.5/125多模光纤的情况下，它可以达到的最大传输距离为220米。

光接收模块6通过光纤接收发送端的数据，完成光电转换并以差分信号的形式发送给解码串并转换单元7。

解码串并转换模块7以差分方式接收20位串行数据流，将接收到的数据进行10B/8B解码、解帧校验，获得有效数据并以16位并行方式发送给FPGA处理单元。为了满足系统同步的要求，光接收模块6将从数据中恢复出发送时钟提供给接收端FPGA处理单元8。

FPGA处理单元8以并行方式接收16位数据，最终将数据发送给高速D/A转换单元9。

高速D/A模块9接收12位并行数据，进行数模转换，恢复出模拟信号。

如图2所示，在发送端FPGA中主要完成A/D采集的控制、光发送模块的控制、并串转换控制、时钟分频以及数据处理等功能。

如图3所示，在接收FPGA处理单元中主要完成D/A控制、光接收模块的控制、串并转换控制、时钟分频以及数据处理等功能。

如图4所示，首先上电初始化，由FPGA发送给A/D转换芯片采样时钟，开始数据采集。在FPGA处理单元内部设置一个缓存，由于发送端FPGA处理单元的写入速率由A/D的采样速率决定，最高为10MSPS。而读出速率取决于并串转换单元，最低为30MSPS。读出速率大于写入速率，这样缓存中数据可能为空，就需要对缓存中数据进行判断。如果是有效数据，为了对应并串转换单元的接口，高位补四位之后发送。如果是空数据，发送一组校验代码，供数据的接收端识别判断。

如图5所示，上电初始化后，开始接收数据。接收端FPGA处理单元的写入速率取决于串并转换单元。接收端FPGA处理单元的读出速率取决于D/A转换单元。本实用新型中该部分写入速率大于读出速率，为此在FPGA内部建立一个缓存区域，接收端接收的数据中校验代码和有效数据并存，因此需要对数据进行判断，对于有效数据，进一步进行提取从而完成D/A转换。对于校验代码则予以舍弃。

如图6所示，系统的响应时间定义为从发送端模拟信号输入到接收端模拟信号输出的间隔时间，该系统的响应时间为1us。

Claims (2)

1.一种基于FPGA的信号高速隔离传输系统，其特征在于：包括发送端和接收端两个部分，所述的发送端包括接收模拟信号的前端调理电路、与所述前端调理电路相连接的A/D转换单元、与所述A/D转换单元连接的发送端FPGA处理单元、与所述发送端FPGA处理单元相连接的并串转换单元、与所述并串转换单元连接的光发送模块，所述光发送模块通过光纤与接收端连接；所述的接收端包括与光纤连接的光接收模块、与所述光接收模块连接的串并转换单元、与所述串并转换单元连接的接收端FPGA处理单元、与所述接收端FPGA处理单元连接的D/A转换单元；所述D/A转换单元通过接口与测试设备相连接。

2.根据权利要求1所述的基于FPGA的信号高速隔离传输系统，其特征在于：所述的发送端和接收端通过光纤连接，光纤接口为SC型。

Images