CN203350654U - 基于模块化可动态配置的嵌入式实验平台 - Google Patents

基于模块化可动态配置的嵌入式实验平台 Download PDF

Info

Publication number
CN203350654U
CN203350654U CN 201320298453 CN201320298453U CN203350654U CN 203350654 U CN203350654 U CN 203350654U CN 201320298453 CN201320298453 CN 201320298453 CN 201320298453 U CN201320298453 U CN 201320298453U CN 203350654 U CN203350654 U CN 203350654U
Authority
CN
China
Prior art keywords
chip
embedded system
fpga chip
modularization
system experiment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201320298453
Other languages
English (en)
Inventor
黄庆华
张爱科
刘春梅
梁强
盘承军
李江洪
黄力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liuzhou Vocational and Technical College
Original Assignee
Liuzhou Vocational and Technical College
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liuzhou Vocational and Technical College filed Critical Liuzhou Vocational and Technical College
Priority to CN 201320298453 priority Critical patent/CN203350654U/zh
Application granted granted Critical
Publication of CN203350654U publication Critical patent/CN203350654U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种基于模块化可动态配置的嵌入式实验平台,涉及一种嵌入式实验平台,包括核心处理单元和外围电路,核心处理单元包括ARM9微处理器、用于将ARM9微处理器输出的命令和数据转发至各外围电路、并接受各外围电路反馈回来的数据地址和命令信号的FPGA芯片;所述的ARM9微处理器与FPGA芯片采用直接相连的方式实现数据和命令的传输。由于本实用新型通过采用FPGA芯片来实现微处理器与外围功能模块的接口电路,使得本实用新型在接口电路上可以支持不同功能模块的接口电路应用要求,并由于FPGA中的程序能够动态加载,能够根据不同的应用场合和需求加载不同的接口电路程序,使FPGA芯片能够满足不同功能模块接口电路的应用要求。

Description

基于模块化可动态配置的嵌入式实验平台
技术领域
本实用新型涉及一种嵌入式实验平台,特别是一种基于模块化可动态配置的嵌入式实验平台。 
背景技术
嵌入式实验平台具有十分广泛的应用价值。目前,市场上也有各种各样的嵌入式实验应用平台。但是,目前市场上绝大多数嵌入式实验平台其结构往往是固定不可更改的,而且嵌入式实验平台中的内部各种固件代码也是固化在系统当中,难以得到修改。因此,这一类嵌入式实验平台所能够给用户提供的功能和支持的嵌入式实验内容都十分有限。而且嵌入式实验平台在推广和应用过程中不能够根据当前技术的发展对嵌入式实验平台的部分功能模块进行升级改造,所能够开展的嵌入式实验内容也是相对固化,不能够灵活动态地根据实际的应用去设计一些嵌入式应用实验。
发明内容
本实用新型要解决的技术问题是:构建一种基于模块化可动态配置的嵌入式实验平台,解决传统的嵌入式实验平台中模块难以替换、实验内容不能够根据应用的需求动态配置的问题。
解决上述技术问题的技术方案是:一种基于模块化可动态配置的嵌入式实验平台,包括核心处理单元和外围电路,所述的核心处理单元包括用于实现各种主要实验功能的ARM9微处理器、用于将ARM9微处理器输出的命令和数据转发至各外围电路、并接受各外围电路反馈回来的数据地址和命令信号的FPGA芯片;所述的ARM9微处理器与FPGA芯片采用直接相连的方式实现数据和命令的传输。
本实用新型的进一步技术方案是:所述的ARM9微处理器采用S3C2440A芯片,FPGA芯片采用XC5VSX95T芯片。
 本实用新型的进一步技术方案是:所述的外围电路含有LCD触摸显示屏,该LCD触摸显示屏通过FPGA芯片连接至ARM9微处理器。
本实用新型的再进一步技术方案是:所述的LCD触摸显示屏的数据格式及接口电路采用ARM9芯片中内置的LCD接口电路功能模块。
本实用新型的进一步技术方案是:所述的外围电路含有FLASH芯片和SDRAM芯片,该FLASH芯片和SDRAM芯片与FPGA芯片直接相连,并通过FPGA芯片实现该FLASH芯片和SDRAM芯片与ARM9微处理器芯片接口电路的对连;且FPGA芯片可根据ARM9微处理器输出的地址、数据及控制信号,将对存储器的访问数据转发至FLASH芯片或者SDRAM芯片中。
本实用新型的进一步技术方案是:所述的外围电路含有AD/DC接口,该AD/DC接口与FPGA芯片直接相连。
本实用新型的进一步技术方案是:所述的外围电路含有LED灯,该LED灯直接与ARM9微处理器连接。
本实用新型的再进一步技术方案是:所述的外围电路还含有RS232接口、电源、时钟、蜂鸣器电路,该RS232接口、电源、时钟、蜂鸣器电路都通过FPGA芯片与ARM9微处理器连接。
本实用新型的更进一步技术方案是:所述的外围电路还含有用于对FPGA芯片的程序进行动态地加载的JTAG接口电路,该JTAG接口电路直接与FPGA芯片相连。
由于采用上述结构,本实用新型之基于模块化可动态配置的嵌入式实验平台与现有技术相比,具有以下有益效果:
1. 由于本实用新型通过采用FPGA芯片来实现微处理器与外围功能模块的接口电路,使得所构建的嵌入式实验平台在接口电路上可以支持不同功能模块的接口电路应用要求。而且,由于FPGA中的程序能够动态加载,并且能够根据不同的应用场合和需求加载不同的接口电路程序,使得所设计的FPGA芯片能够满足不同功能模块接口电路的应用要求。尤其是当嵌入式实验平台需要对外围功能模块进行升级改造的时候,通过对FPGA接口电路程序的灵活设计,能够满足一些新型的外围接口电路的应用要求。
2. 本实用新型所构建的嵌入式实验平台在微处理器上移植了嵌入式操作系统,并以嵌入式操作系统平台为基础构建了可动态配置的嵌入式实验管理系统。能够根据用户的需求,自动地生成不同的实验内容和实验要求。使得嵌入式实验平台能够方便地满足不同用户群体的需求。
3. 所构建的这种基于模块化可配置的嵌入式实验平台,通过合理的软硬件划分以及FPGA程序的动态配置,能够极大地扩展嵌入式实验平台的应用范围和应用领域,降低嵌入式实验平台的应用成本,提高嵌入式实验平台的利用率。
下面,结合附图和实施例对本实用新型之基于模块化可动态配置的嵌入式实验平台的技术特征作进一步的说明。
附图说明
图1: 本实用新型之基于模块化可动态配置的嵌入式实验平台的结构框图;
    图2:嵌入式实验内容动态生成流程;
    图3:嵌入式实验平台逻辑层次关系图;
    图4:FPGA芯片与各外围电路的连接方式。
具体实施方式
实施例一:
一种基于模块化可动态配置的嵌入式实验平台,包括核心处理单元和外围电路,所述的核心处理单元包括ARM9微处理器和FPGA芯片,所述的ARM9微处理器用于实现嵌入式实验平台的各种主要实验功能,所述的FPGA芯片用于将ARM9微处理器输出的命令和数据转发至各外围电路,并接受各外围电路反馈回来的数据地址和命令信号,实现ARM9微处理器与外围电路之间的接口,使各外围电路实现模块化地升级、替换以及嵌入式实验内容的动态可配置加载和应用;所述的ARM9微处理器采用S3C2440A芯片,FPGA芯片采用XC5VSX95T芯片,该ARM9微处理器与FPGA芯片采用直接相连的方式实现数据和命令的传输。
所述的外围电路含有LCD触摸显示屏、FLASH芯片、SDRAM芯片、AD/DC接口、RS232接口、LED灯、电源、时钟、蜂鸣器电路、JTAG接口电路,其中,
所述的LCD触摸显示屏通过FPGA芯片连接至ARM9微处理器;所述的LCD触摸显示屏的数据格式及接口电路采用ARM9芯片中内置的LCD接口电路功能模块。
    所述的FLASH芯片和SDRAM芯片与FPGA芯片直接相连,并通过FPGA芯片实现该FLASH芯片和SDRAM芯片与ARM9微处理器芯片接口电路的对连;且FPGA芯片可根据ARM9微处理器输出的地址、数据及控制信号,将对存储器的访问数据转发至FLASH芯片或者SDRAM芯片中。
所述的AD/DC接口与FPGA芯片通过数据总线直接相连,用于当用户在AD/DC接口外围接不同的AD/DC功能模块时,由用户对FPGA芯片中的AD/DC接口电路进行改写及设计,使得FPGA芯片能够完成ARM9微处理器信号与外部的AD/DC接口电路信号之间的格式转换,完成外围的AD/DC接口电路与ARM9微处理器之间的数据交换目的。
所述的LED灯直接与ARM9微处理器连接。
所述的RS232接口、电源、时钟、蜂鸣器电路都通过FPGA芯片与ARM9微处理器连接,即是RS232接口、电源、时钟、蜂鸣器电路通过FPGA芯片直接将信号进行锁存和之后,转发至ARM9微处理器上;且ARM9微处理器往外输出至该功能模块的信号时候,FPGA芯片同样对该信号进行锁存,并进行放大之后转发至各RS232接口、电源、时钟、蜂鸣器外围电路,确保ARM9微处理器输出的这类信号能够正确地驱动该外围电路的功能模块。
 所述的JTAG接口电路用于对FPGA芯片的程序进行动态地加载,该JTAG接口电路直接与FPGA芯片相连。
下面将结合本实用新型之基于模块化可动态配置的嵌入式实验平台的典型应用过程,来进一步介绍嵌入式实验平台的内部组成结构及各功能模块所发挥的作用。
1. 当用户使用该嵌入式实验平台的时候,首先,通过嵌入式实验平台中的试验管理系统设定嵌入式实验的内容及目标,之后嵌入式实验管理系统根据用户所设定的要求,自动地生成嵌入式实验实施过程。
2. 从用户给出实验要求到生成详细的实验步骤,其实现过程如图2所示,从图2可看出,本实用新型构建的动态可配置的嵌入式实验组织过程中,首先将一些常用的嵌入式实验内容提取,作为最基本的嵌入式实验单元。
3. 之后,根据用户所提出的嵌入式实验要求,将其分解为若干个子要求。并根据所分解的结果,从嵌入式实验标准实验库中调取,或者由用户根据子要求具体设计嵌入式实验。
4. 通过这种基于标准实验库的形式来构建用户实际的嵌入式实验内容及步骤,既能够降低这种灵活多样的嵌入式实验内容生成的过程,同时又能够大幅度提高该实验平台开展相关实验的多样性。
5. 当用户在使用该嵌入式实验平台,开展嵌入式实验的时候,用户的各种操作通过嵌入式实验平台中的嵌入式操作系统将用户的程序及指令传递给微处理器。微处理器根据用户的指令,完成相关的计算或控制功能。
6. 并根据指令的执行结果向嵌入式实验平台中的相关外围设备发出控制信号,所有的控制信号都经过嵌入式实验平台中的FPGA芯片转发至各外围电路。对于FLASH、DRAM、LED、时钟模块等这些相对简单的外围电路模块,FPGA芯片是直接将信号转发出去。
7. 而对于一些外围接口较为复杂的电路模块,如带触摸功能的液晶屏、AD/DC数模转换模块,则需要通过FPGA的数据转换程序实现信号电频及信号格式的转换。
8. 当用户使用该嵌入式实验平台的时候,如果需要对嵌入式实验平台的某些外围电路模块进行替换或升级,此时,用户可以直接将外围电路模块进行更换,电路模块的接口连接至FPGA芯片。
9. 之后,对FPGA中的电路程序进行升级、改造,使得FPGA芯片能够按照新的外围电路模块实现信号格式的转换及传输。用户设计的新的FPGA程序将通过JTAG接口下载至FPGA芯片或者FPGA旁边的存储芯片中。

Claims (9)

1.一种基于模块化可动态配置的嵌入式实验平台,包括核心处理单元和外围电路,其特征在于:所述的核心处理单元包括用于实现各种主要实验功能的ARM9微处理器、用于将ARM9微处理器输出的命令和数据转发至各外围电路、并接受各外围电路反馈回来的数据地址和命令信号的FPGA芯片;所述的ARM9微处理器与FPGA芯片采用直接相连的方式实现数据和命令的传输。
2.根据权利要求1所述的基于模块化可动态配置的嵌入式实验平台,其特征在于:所述的ARM9微处理器采用S3C2440A芯片,FPGA芯片采用XC5VSX95T芯片。
3.根据权利要求1所述的基于模块化可动态配置的嵌入式实验平台,其特征在于:所述的外围电路含有LCD触摸显示屏,该LCD触摸显示屏通过FPGA芯片连接至ARM9微处理器。
4.根据权利要求3所述的基于模块化可动态配置的嵌入式实验平台,其特征在于:所述的LCD触摸显示屏的数据格式及接口电路采用ARM9芯片中内置的LCD接口电路功能模块。
5.根据权利要求1所述的基于模块化可动态配置的嵌入式实验平台,其特征在于:所述的外围电路含有FLASH芯片和SDRAM芯片,该FLASH芯片和SDRAM芯片与FPGA芯片直接相连,并通过FPGA芯片实现该FLASH芯片和SDRAM芯片与ARM9微处理器芯片接口电路的对连;且FPGA芯片可根据ARM9微处理器输出的地址、数据及控制信号,将对存储器的访问数据转发至FLASH芯片或者SDRAM芯片中。
6.根据权利要求1所述的基于模块化可动态配置的嵌入式实验平台,其特征在于:所述的外围电路含有AD/DC接口,该AD/DC接口与FPGA芯片直接相连。
7.根据权利要求1所述的基于模块化可动态配置的嵌入式实验平台,其特征在于:所述的外围电路含有LED灯,该LED灯直接与ARM9微处理器连接。
8.根据权利要求1至权利要求7任一权利要求所述的基于模块化可动态配置的嵌入式实验平台,其特征在于:所述的外围电路还含有RS232接口、电源、时钟、蜂鸣器电路,该RS232接口、电源、时钟、蜂鸣器电路都通过FPGA芯片与ARM9微处理器连接。
9.根据权利要求8所述的基于模块化可动态配置的嵌入式实验平台,其特征在于:所述的外围电路还含有用于对FPGA芯片的程序进行动态地加载的JTAG接口电路,该JTAG接口电路直接与FPGA芯片相连。
CN 201320298453 2013-05-28 2013-05-28 基于模块化可动态配置的嵌入式实验平台 Expired - Fee Related CN203350654U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201320298453 CN203350654U (zh) 2013-05-28 2013-05-28 基于模块化可动态配置的嵌入式实验平台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201320298453 CN203350654U (zh) 2013-05-28 2013-05-28 基于模块化可动态配置的嵌入式实验平台

Publications (1)

Publication Number Publication Date
CN203350654U true CN203350654U (zh) 2013-12-18

Family

ID=49750531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201320298453 Expired - Fee Related CN203350654U (zh) 2013-05-28 2013-05-28 基于模块化可动态配置的嵌入式实验平台

Country Status (1)

Country Link
CN (1) CN203350654U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258467A (zh) * 2013-05-28 2013-08-21 柳州职业技术学院 基于模块化可动态配置的嵌入式实验平台

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258467A (zh) * 2013-05-28 2013-08-21 柳州职业技术学院 基于模块化可动态配置的嵌入式实验平台

Similar Documents

Publication Publication Date Title
CN202956753U (zh) 一种嵌入式系统中闪存芯片的编程装置及系统
CN109613970B (zh) 一种基于fpga和dsp架构的低功耗处理方法
CN202796079U (zh) 便携式程序烧写器
CN103258467A (zh) 基于模块化可动态配置的嵌入式实验平台
CN103279436A (zh) 芯片引脚功能的配置方法和芯片
CN203350654U (zh) 基于模块化可动态配置的嵌入式实验平台
CN203054516U (zh) 一种基于fpga的多波形信号发生器
CN102621960A (zh) 一种基于ARM-Linux的编译型PAC
CN102375749B (zh) 一种采用i2c总线快速下载和更新固件的方法
CN202563497U (zh) 一种flash-net动漫游戏通讯接口
CN207558328U (zh) 一种tft液晶串口显示器
CN204066271U (zh) 一种面向pos机或溯源秤定制的装置
CN204044813U (zh) 一种usb转sata转接板
CN103150952B (zh) 可重构的eda实验平台
CN204680000U (zh) 一种dsp程序代码无线更新器
CN103336612A (zh) 基于串口通讯和arm嵌入式处理系统的触摸屏操控系统
CN204241452U (zh) 一种带有存储及参数调整的四气体检测装置
CN208589008U (zh) 一种嵌入式显示设备
CN204613933U (zh) 基于通用Micro-USB接口Zigbee调试板
CN102788006A (zh) 嵌入式空压机控制系统
CN202736041U (zh) 一种前端机的通用核心板及其前端机
CN101707781B (zh) Td-scdma射频功放模块通用测试盒
CN205540687U (zh) 一种支持同步三显、板载ddr超低功耗主板
CN104732849A (zh) 基于动态部分可重构fpga的计算机系列课程实验平台装置
CN104049218A (zh) 一种基于龙芯2h平台的电池电量检测方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131218

Termination date: 20160528

CF01 Termination of patent right due to non-payment of annual fee