CN203151413U

CN203151413U - 全数字开关磁阻电机调速控制器

Info

Publication number: CN203151413U
Application number: CN2013201560020U
Authority: CN
Inventors: 莫晓晖
Original assignee: Jinling Institute of Technology
Current assignee: Jinling Institute of Technology
Priority date: 2013-04-01
Filing date: 2013-04-01
Publication date: 2013-08-21
Anticipated expiration: 2023-04-01

Abstract

本实用新型涉及全数字开关磁阻电机调速控制器。开关磁阻电机调速控制器包括DSP与FPGA、开关磁阻电机、位置检测电路、电流检测调理电路、驱动隔离电路、功率变换电路、保护电路、电源管理电路。DSP与FPGA通过并行通信接口进行数据通信。通过DSP和FPGA的结合，既充分发挥DSP在高速数据处理和复杂运算与优化上的优势，又充分发挥FPGA的数据采集和处理能力。本实用新型的全数字开关磁阻电机调速控制器设计合理，硬件结构简单、集成度高，实现了全数字控制，具有高效、实时、动态性能好、噪声低的特点。

Description

全数字开关磁阻电机调速控制器

技术领域

本实用新型涉及一种对电机进行控制的控制装置，尤其涉及一种开关磁阻电机调速控制器。

背景技术

随着工业电气传动、自动控制和家电领域对电机控制产品需求的不断增加，现代电机控制技术变得越来越重要。开关磁阻电机调速系统( Switched Reluctance Drive )，简称SRD，是集电力电子技术、微电子技术、电机控制技术于一体，典型的机电一体化技术，具有优良的调速性能。但开关磁阻电机的调速以前大多单独采用单片机、数字信号处理器（DSP）等进行控制，造成电路元器件多，硬件结构复杂、系统运行可靠性差、不能达到高速或者超高速运行、灵活性小等缺点。

发明内容

本实用新型的目的在于提供一种全数字开关磁阻电机调速控制器，通过数字信号处理器（DSP）和现场可编程门阵列（FPGA）两者的结合，大大简化了系统结构，使得系统的完全数字化控制成为可能，完全解决了开关磁阻电机调速性能要求，和传统设计相比，既充分发挥了DSP在高速数据处理和复杂运算与优化上的优势，又充分发挥了FPGA的数据采集和处理的能力，实现了控制可靠，调速范围宽，控制灵活，高效节能，电路简单集成度高，便于系统升级维护等目的。

为了达到上述目的，本实用新型的技术方案如下：

一种全数字开关磁阻电机调速控制器，包括DSP与FPGA、开关磁阻电机、位置检测电路、电流检测调理电路、驱动隔离电路、功率变换电路、保护电路、电源管理电路，其特征是：DSP与FPGA相连接，FPGA的输出端与驱动隔离电路连接，驱动隔离电路的输出接功率变换电路，功率变换电路的输出接开关磁阻电机，开关磁阻电机的输出分别连接位置检测电路、保护电路和电流检测调理电路，位置检测电路和保护电路的输出分别与FPGA连接,电流检测调理的输出与DSP控制器连接，电源管理电路分别与DSP、FPGA、功率变换电路连接;其中：位置检测电路用于检测开关磁阻电机的转子位置，保护电路用于从开关磁阻电机取样电压电流温度信号，电流检测调理电路用于检测开关磁阻电机的三相电流，电源管理电路用于提供DSP、FPGA、功率变换电路的电源。

在上述的技术方案中，DSP与FPGA通过并行接口通信，DSP负责完成A/D电流的采样，并实时读取FPGA运算出的开关磁阻电机的位置和速度等数据来完成系统的闭环处理，并按照相应控制策略，给FPGA提供开关磁阻电机的控制信号；FPGA作为协处理器，首先逻辑处理开关磁阻电机的位置信号，同时计算出开关磁阻电机实时速度和位置，将实时数据反馈给DSP，并根据DSP给出的脉冲宽度调制（PWM）信号周期值和占空比产生PWM信号，PWM信号经过FPGA的信号综合处理后，输出驱动开关磁阻电机的功率变换器的开通关断信号；位置检测电路检测开关磁阻电机转子位置信号，并将获得的位置信号送给FPGA处理；电流检测调理电路检测开关磁阻电机三相电流经调理后输出至DSP；保护电路采样开关磁阻电机各相电流、母线电压、温度，把磁阻电机的过压、欠压、过流、过热等信息送到FPGA的故障处理模块进行处理，产生系统故障信号，系统故障信号经过FPGA的信号综合处理后，输出驱动开关磁阻电机的功率变换器的关断信号，从而保证系统安全。

所述的FPGA主要包括：位置信号处理和角度解算模块，并行通信接口模块，信号发生与综合模块，位置信号处理和角度解算模块的输出连接信号发生与综合模块；其中：位置信号处理和角度解算模块用于位置信号处理、角度解算、触发源选择、转速计算，并行通信接口模块用于实现FPGA与DSP之间的并行通信，信号发生与综合模块用于综合角度计算输出信号、斩波信号、故障处理信号以及电压PWM信号。

所述的DSP主要包括模糊+PI复合控制模块，该模块在开关磁阻电机高速时采用PWM电压斩波、低速时采用定角度电流斩波模糊控制策略，实现速度环为外环，电流环为内环的双闭环控制。采用该控制方式，开关磁阻电机能够较快跟随给定速度，系统具有较好的动态性能和稳态性能，可以有效满足开关磁阻电机高性能控制要求。

所述的DSP与FPGA之间设置了三态缓冲芯片，所述三态缓冲芯片包括A端口、B端口以及使能信号输入端和方向选择信号输入端

，A端口和B端口分别通过16位数据总线和FPGA的数据端口DATA[15:0]与DSP的数据端口XD[15:0]交互数据，DSP的

和

信号端口分别通过控制三态缓冲芯片的和实现对数据传输的方向控制；FPGA的地址端口A[3:0]通过地址总线接收DSP的地址端口XA[3:0]的输出信号；DSP的时钟信号输出端XCLKOUT输出经小电阻（R）阻抗匹配后的信号到FPGA的时钟信号输入端CLK作为FPGA的读写逻辑时钟基准，保证DSP与FPGA之间数据传输同步性；FPGA的INT1端口向DSP的XINT1端口发中断请求信号，通知DSP接收数据。

所述的电流检测调理电路中电流检测由霍尔电流传感器完成，采样由两级运放构成：第一级运放为差分放大器；第二级运放为电压跟随器，实现缓冲、隔离并提高带负载能力；调理电路选择TL431芯片产生两路基准电压信号，输入到DSP的ADC通道，根据模拟量输入与数字量输出关系，计算出影响精度的偏移误差和增益误差，经过校正后精度可以达到千分之一，满足实际应用要求。

由于采用了上述技术方案，本实用新型的有益效果如下：

此类DSP用于后台复杂运算和FPGA用于前台开关磁阻电机驱动控制的全数字控制器发挥了各自的优势，改善了传统单DSP控制器中各类繁琐中断与开关磁阻电机实时控制算法复杂程度相制约的缺点，显著提高了电流采样频率并可以使DSP实现复杂的控制策略。而且用FPGA进行PWM斩波控制和主电路实时保护比在DSP中用软件实现相应功能更加可靠与快速。DSP与FPGA之间设置三态缓冲芯片，这样可以避免收发总线冲突以及满足双向传输的要求。实践证明，该控制器设计合理，硬件结构简单、集成度高，可对开关磁阻电机进行有效控制并为实现更高性能控制提供有利条件。

附图说明

图1是本实用新型的结构框图。

图2是本实用新型的位置信号处理和角度解答模块框图。

图3是本实用新型的并行通信接口模块框图。

图4是本实用新型的通过并行通信接口传递的控制参数框图。

图5是本实用新型的信号发生与综合模块框图。

图6是本实用新型的位置信号处理和角度解答模块与信号发生与综合模块间的关系图。

具体实施方式

下面结合附图对本实用新型全数字开关磁阻电机调速控制器作进一步说明。

在图1中，本实施例是由DSP与FPGA、开关磁阻电机、位置检测电路、电流检测调理电路、驱动隔离电路、功率变换电路、保护电路、电源管理电路组成。DSP与FPGA相连接，FPGA的输出端与驱动隔离电路连接，驱动隔离电路的输出接功率变换电路，功率变换电路的输出接开关磁阻电机，开关磁阻电机的输出分别连接位置检测电路、保护电路和电流检测调理电路，位置检测电路和保护电路的输出分别与FPGA连接,电流检测调理的输出与DSP控制器连接，电源管理电路分别与DSP、FPGA、功率变换电路连接。在本施例中，DSP与FPGA通过并行接口通信，实现控制参数的传递；DSP负责完成A/D电流的采样，并实时读取FPGA运算出的开关磁阻电机的位置和速度等数据来完成系统的闭环处理，并按照相应控制策略，给FPGA提供开关磁阻电机的控制信号；FPGA首先逻辑处理开关磁阻电机的位置信号，同时计算出开关磁阻电机实时速度和位置，将实时数据反馈给DSP，并根据DSP给出的脉冲宽度调制（PWM）信号周期值和占空比产生PWM信号，PWM信号经过FPGA的信号综合处理后，输出驱动开关磁阻电机的功率变换器的开通关断信号；位置检测电路检测开关磁阻电机转子位置信号，并将获得的位置信号送给FPGA处理；电流检测调理电路检测开关磁阻电机三相电流经调理后输出至DSP；保护电路采样开关磁阻电机各相电流、母线电压、温度，把磁阻电机的过压、欠压、过流、过热等信息送到FPGA的故障处理模块进行处理，产生系统故障信号，系统故障信号经过FPGA的信号综合处理后，输出驱动开关磁阻电机的功率变换器的关断信号。图1中的DSP选用TI公司的TMS320F2812芯片，FPGA选用Altera公司Cyclone系列的EP1C3芯片。

图2为本实用新型位置信号处理和角度解答模块框图，该模块主要由位置信号滤波、周期计数器、周期平均值计算、角度延时计算、导通延时计算、角度控制输出、触发源选择、以及转速计算子模块组成。其中，三相触发源选择指令、开通角给定、导通宽度给定由DSP给定。该模块捕获从位置传感器整形滤波之后产生的三相位置信号，以信号的边沿跳变为基准，对其位置周期计算。为了增强位置信号抗干扰性，首先对输入位置信号上宽度小于一定值的变化，认为是毛刺，由位置信号滤波子模块使用数字滤波的方法加以滤除；其次，使用位置周期计数器子模块对滤波后的位置信号周期进行计数，计数值按先进先出的顺序写入周期平均值计算子模块内的FIFO寄存器，同时FIFO中的最大值和最小值都被自动搜索出并去除，对剩余值进行累加求均值，获得位置周期平均值。转速计算子模块根据位置周期平均值和计数器频率值进行转速计算，获得开关磁阻电机转速。角度延时计算子模块和导通延时计算子模块以位置信号周期平均值为基础，分别接收DSP给出的开通角及导通宽度进行计数值换算，输出开通延时计数值和导通延时计数值，送至角度控制输出子模块，由角度控制输出子模块转换成角度计算输出脉冲信号。

图3为本实用新型的并行通信接口模块框图，为了满足该系统双向数据传输以及高速要求，系统选择16位并行总线通信模式。为避免收发总线冲突以及双向传输要求，DSP与FPGA之间设置了三态缓冲芯片，三态缓冲芯片包括A端口、B端口以及使能信号输入端

和方向选择信号输入端

，A端口和B端口分别通过16位数据总线和FPGA的数据端口DATA[15:0]与DSP的数据端口XD[15:0]交互数据，DSP的和信号端口分别通过控制三态缓冲芯片的

和

实现对数据传输的方向控制；DSP的时钟信号输出端XCLKOUT输出经小电阻（R）阻抗匹配后的信号到FPGA的时钟信号输入端CLK作为FPGA的读写逻辑时钟基准，保证DSP与FPGA之间数据传输同步性；FPGA的INT1端口向DSP的XINT1端口发中断请求信号，通知DSP接收数据；FPGA的地址端口A[3:0]通过地址总线接收DSP的地址端口XA[3:0]的输出信号，以此来判断需要接收或发送到数据总线的参数，当系统运行时，DSP实时发送PWM占空比、周期值数据、相路开通角、以及相路斩波等控制信息，FPGA根据地址总线的变化来判断参数并相应接收。图3中的三态缓冲芯片的型号为74LVTH16245。

图4为本实用新型的通过并行通信接口传递的控制参数框图。

图5为本实用新型的信号发生与综合模块框图，该模块主要由故障处理、斩波延时发生、PWM发生器、PWM/DA发生器、输出信号综合子模块组成。其中PWM发生器、PWM/DA发生器主要由分频周期计数寄存器单元、比较寄存器单元以及延时缓冲寄存器单元构成，其周期值和占空比由DSP控制，并实时通过并行通信接口灵活修改。PWM发生器产生的PWM波主要用于电压斩波控制，PWM/DA发生器产生的PWM波经过控制板块上的二阶低通滤波变成模拟量，用作电流斩波的软件斩波限给定。斩波延时发生子模块采用定上限加固定斩波延时的方案，当检测的绕组电流超过斩波限时，输入斩波信号变高，输出斩波信号变低；当检测的绕组电流低于斩波限时，输入斩波信号变低，延时计数器开始工作，输出斩波信号在达到设定的斩波延时后由低变高，该方案可限制斩波频率。故障处理子模块主要是处理过压、欠压、相电流过流、母线过流、以及过热等保护信号，它处理速度快，一旦有保护发生，立刻就把功率管关断。输出信号综合子模块不仅对角度计算输出脉冲信号、斩波信号、故障处理信号以及电压PWM信号进行信号综合，还加入了两步换向延时，斩上管、斩下管、轮流斩单管、斩双管的功能。

图6为本实用新型的位置信号处理和角度解答模块与信号发生与综合模块间的关系图，位置信号处理和角度解答模块输出的角度计算输出脉冲信号传送给信号发生与综合模块。

在本实施例中，DSP在完成A/D电流采样的同时，其余大量空间负责实时读取FPGA运算出的开关磁阻电机位置和速度等数据，采用开关磁阻电机高速时PWM电压斩波、低速时定角度电流斩波的模糊控制策略，实现速度环为外环，电流环为内环的双闭环控制，并实时传递开关磁阻电机控制参数值给FPGA；FPGA则逻辑处理开关磁阻电机的位置信号，计算出电机实时速度和位置，反馈给DSP，并根据DSP给出的控制参数值，产生各类控制信号，最后通过FPGA的信号综合处理模块综合处理各信号，输出驱动开关磁阻电机的功率变换器的开通关断信号，另外FPGA还负责系统故障信号的处理，系统故障后，输出驱动开关磁阻电机的功率变换器的关断信号，保证系统安全。此类DSP用于后台复杂运算和FPGA用于前台开关磁阻电机驱动控制的全数字控制器发挥了各自的优势，改善了传统单DSP控制器中各类繁琐中断与开关磁阻电机实时控制策略复杂程度相制约的缺点，显著提高了电流采样频率并可以使DSP实现复杂的控制策略。而且用FPGA进行PWM斩波控制和主电路实时保护比在DSP中用软件实现相应功能更加可靠与快速。DSP与FPGA之间设置三态缓冲芯片，这样可以避免收发总线冲突以及满足双向传输的要求。实践证明，该控制器设计合理，硬件结构简单、集成度高，可对开关磁阻电机进行有效控制并为实现更高性能控制提供有利条件。

Claims

1.一种全数字开关磁阻电机调速控制器，包括DSP与FPGA、开关磁阻电机、位置检测电路、电流检测调理电路、驱动隔离电路、功率变换电路、保护电路、电源管理电路，其特征是：DSP与FPGA相连接，FPGA的输出端与驱动隔离电路连接，驱动隔离电路的输出接功率变换电路，功率变换电路的输出接开关磁阻电机，开关磁阻电机的输出分别连接位置检测电路、保护电路和电流检测调理电路，位置检测电路和保护电路的输出分别与FPGA连接，电流检测调理的输出与DSP控制器连接，电源管理电路分别与DSP、FPGA、功率变换电路连接；其中：位置检测电路用于检测开关磁阻电机的转子位置，保护电路用于从开关磁阻电机取样电压电流温度信号，电流检测调理电路用于检测开关磁阻电机的三相电流，电源管理电路用于提供DSP、FPGA、功率变换电路的电源。

2.根据权利要求1所述的全数字开关磁阻电机调速控制器，其特征在于，所述的DSP采用的芯片的型号为TMS320F2812。

3.根据权利要求1所述的全数字开关磁阻电机调速控制器，其特征在于，所述的FPGA采用的芯片的型号为EP1C3。

4. 根据权利要求1所述的全数字开关磁阻电机调速控制器，其特征在于：DSP与FPGA之间设置了三态缓冲芯片，所述三态缓冲芯片包括A端口、B端口以及使能信号输入端

Figure DEST_PATH_412604DEST_PATH_IMAGE001

和方向选择信号输入端

Figure DEST_PATH_720482DEST_PATH_IMAGE002

Figure DEST_PATH_474811DEST_PATH_IMAGE003

和

Figure DEST_PATH_274140DEST_PATH_IMAGE004

信号端口分别通过控制三态缓冲芯片的

Figure DEST_PATH_610575DEST_PATH_IMAGE001

和

Figure DEST_PATH_40419DEST_PATH_IMAGE002

实现对数据传输的方向控制；FPGA的地址端口A[3:0]通过地址总线接收DSP的地址端口XA[3:0]的输出信号；DSP的时钟信号输出端XCLKOUT输出经小电阻（R）阻抗匹配后的信号到FPGA的时钟信号输入端CLK作为FPGA的读写逻辑时钟基准，保证DSP与FPGA之间数据传输同步性；FPGA的INT1端口向DSP的XINT1端口发中断请求信号，通知DSP接收数据。

5. 根据权利要求4所述的全数字开关磁阻电机调速控制器，其特征在于：所述三态缓冲芯片的型号为74LVTH16245。