CN203054502U - 具有串行接口的时钟控制电路 - Google Patents

Abstract

本实用新型公开了具有串行接口的时钟控制电路，包括设有时钟芯片、单片机的数字时钟控制机构，所述的时钟芯片连接在单片机上，本实用新型在所述的时钟芯片上设有串行接口，所述的时钟芯片通过串行接口连接在单片机上。所述的串行接口包括定义于时钟芯片上的管脚SCL、管脚SDA、管脚RET，所述的时钟芯片通过管脚SCL、管脚SDA、管脚RET连接在单片机上。本实用新型结构简单，以单片机为主控芯片、设有串行接口的时钟芯片为核心设计，不但能准确的计时、附加其它功能，而且，其串行接口还可以节省单片机的接口资源，设计十分合理。

Description

具有串行接口的时钟控制电路

技术领域

本实用新型涉及控制电路领域，具体的说，是具有串行接口的时钟控制电路。

背景技术

随着科技的快速发展，时钟控制电路在实际生活中的应用越来越广泛，小到普通的数字时钟，大到航天器等高科技产品中的计时设备，是一种将“时”、“分”、“秒”显示于人的视觉器官的计时装置。以数字时钟为例，早期的数字时钟控制电路由二十四进制计数器、六十进制和三八译码器来实现时间的显示，用于非门的反馈来实现闹钟的功能，由于电路结构复杂，编程较为麻烦等缺陷，逐渐被以单片机为主控单元的数字时钟控制电路而替代，其连接结构如图1所述，单片机AT89S51为主控，利用并行时钟芯片DS12887为核心计时芯片，该电路能够准确计时，还能附加很多其它功能，但却存在以下缺陷：并行接口的设计占用了单片机AT89S51大量的接口资源，若需对单片机功能进行扩展，则会带来不便，限制了功能的扩展，正是基于这一问题，本实用新型应运而生。

实用新型内容

本实用新型的目的在于提供具有串行接口的时钟控制电路，以单片机为主控芯片，以设有串行接口的时钟芯片为核心设计，不但能准确的计时、附加其它功能，而且，其串行接口还可以节省单片机的接口资源，在断电后不丢失时间和数据信息，结构十分简单。

本实用新型通过下述技术方案实现：具有串行接口的时钟控制电路，包括设有时钟芯片、单片机的数字时钟控制机构，所述的时钟芯片连接在单片机上，本实用新型克服了现有技术中数字时钟控制电路的缺陷，提出了如下结构：在所述的时钟芯片上设有串行接口，所述的时钟芯片通过串行接口连接在单片机上，在本实用新型中，串行接口的设计，大大节省了单片机的接口资源，使其在断电后不丢失时间和数据信息，设计十分合理。

为更好的实现时钟芯片与单片机的串行连接，本实用新型所述的串行接口包括定义于时钟芯片上的管脚SCL、管脚SDA、管脚RET，所述的时钟芯片通过管脚SCL、管脚SDA、管脚RET连接在单片机上。 

在本实用新型中，所述的数字时钟控制机构包括分别连接在单片机上的按键输入电路、显示电路，在所述的单片机上还设有复位电路。

为更好的实现上述结构，在所述的单片机上定义有管脚P20～P22、管脚P1.0～P1.4、管脚P00～P07、管脚P25～26以及管脚REST，所述时钟芯片的管脚SCL、管脚SDA、管脚RET依次通过管脚P20～P22与单片机相连；所述的按键输入电路则通过管脚P1.0～P1.4连接在单片机上；所述的显示电路连接在单片机的管脚P00～P07、管脚P25～26上；而所述的复位电路则与单片机的管脚REST相连。

在本实用新型中，所述的时钟芯片为DS1302，是一种高性能、低功耗、带RAM的实时时钟芯片，可对年、月、日、周日、时、分、秒进行计时，功能十分强大。

本实用新型所述的单片机为AT89S52是一种低功耗、高性能的CMOS8位微控制器，编程简单，更可为众多嵌入式控制应用系统提供灵活、有效的及解决方案。

所述的显示电路为LCD1602，具有功耗低、使用寿命长、使用简单、容易掌握等特点，与现有的数码管显示相比，其电路结构更加简单，功耗也相对较低，可视性好。

本实用新型与现有技术相比，具有以下优点及有益效果：

（1）本实用新型结构简单，以单片机为主控芯片、设有串行接口的时钟芯片为核心设计，不但能准确的计时、附加其它功能，而且，其串行接口还可以节省单片机的接口资源，在断电后不丢失时间和数据信息，设计十分合理。

（2）在本实用新型中，单片机可采用AT89S52制作而成，是一种低功耗、高性能的CMOS8位微控制器，编程简单；显示电路可采用LCD1602，具有功耗低、使用寿命长、使用简单、容易掌握等特点，与现有的数码管显示相比，其电路结构更加简单，功耗也相对较低，可视性好。

（3）在本实用新型中，所述的时钟芯片可采用DS1302，是一种高性能、低功耗、带RAM的实时时钟芯片，可对年、月、日、周日、时、分、秒进行计时，功能十分强大。

附图说明

图1为现有技术中采用并行连接的时钟芯片与单片机的电路结构示意图。

图2为本实用新型的原理框图。

图3为本实用新型的电路结构示意图。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例：

具有串行接口的时钟控制电路，包括设有时钟芯片、单片机的数字时钟控制机构，在现有技术中，时钟控制芯片（DS12887）与单片机（AT89S51）为并行连接，在其结构中，如图1所示，并行接口的设计占用了单片机大量的接口资源，同时，也限制了对单片机功能的扩展，因此，本实用新型提出了具有串行接口的时钟控制电路，如图2所示，时钟芯片连接在单片机上，本实用新型采用串行接口设计，在时钟芯片上设有串行接口，时钟芯片通过串行接口连接在单片机上，克服了现有技术中数字时钟控制电路的缺陷，大大节省了单片机的接口资源，使其在断电后不丢失时间和数据信息，设计十分合理。

在本实用新型中，串行接口包括定义于时钟芯片上的管脚SCL、管脚SDA、管脚RET，时钟芯片通过管脚SCL、管脚SDA、管脚RET连接在单片机上，由上述结构可知，时钟芯片与单片机之间数据的双向传输需通过管脚SDA来实现，而管脚RET为复位管脚，管脚SCL则为串行时钟输入端。图3为本实用新型的电路结构示意图，如图3所示，在单片机上定义有管脚P20～P22、时钟芯片的管脚SCL、管脚SDA、管脚RET依次通过管脚P20～P22与单片机相连，在其电路结构中，占用的单片机接口资源较少，因此，在单片机上还可实现功能的扩展，如图3所示，在单片机的管脚P1.5～P1.7上连接有P1，即：USB下载接口，可实现单片机软件程序的下载、升级，应用更加方便，功能更加强大。在实际制作过程中，时钟芯片可采用DS1302制作而成，它是一种高性能、低功耗、带RAM的实时时钟芯片，可对年、月、日、周日、时、分、秒进行计时，功能也十分强大。

在本实用新型中，单片机可采用AT89S52制作而成，它是一种低功耗、高性能的CMOS8位微控制器，编程简单，更可为众多嵌入式控制应用系统提供灵活、有效的及解决方案。如图2、图3所示，在本实用新型所述的数字时钟控制机构还包括有分别连接在单片机上的按键输入电路、显示电路、复位电路，其电路结构如下：

按键输入电路：与单片机的管脚P1.0～P1.4相连；

显示电路：与单片机的管脚P00～P07、管脚P25～26相连，可采用LCD1602，具有功耗低、使用寿命长、使用简单、容易掌握鞥特点，与现有的数码管显示相比，其电路结构更加简单，功耗也相对较低，可视性极好。；

复位电路：连接在单片机的管脚REST上，如图3所示，包括复位按键SW-PB。

本实用新型结构简单，以单片机为主控芯片、设有串行接口的时钟芯片为核心设计，不但能准确的计时、附加其它功能，而且，其串行接口还可以节省单片机的接口资源，设计十分合理。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

Claims (7)

1.具有串行接口的时钟控制电路，包括设有时钟芯片、单片机的数字时钟控制机构，所述的时钟芯片连接在单片机上，其特征在于：在所述的时钟芯片上设有串行接口，所述的时钟芯片通过串行接口连接在单片机上。

2.根据权利要求1所述的具有串行接口的时钟控制电路，其特征在于：所述的串行接口包括定义于时钟芯片上的管脚SCL、管脚SDA、管脚RET，所述的时钟芯片通过管脚SCL、管脚SDA、管脚RET连接在单片机上。

3. 根据权利要求1或2任一项所述的具有串行接口的时钟控制电路，其特征在于：所述的数字时钟控制机构包括分别连接在单片机上的按键输入电路、显示电路，在所述的单片机上还设有复位电路。

4.根据权利要求3所述的具有串行接口的时钟控制电路，其特征在于：在所述的单片机上定义有管脚P20～P22、管脚P1.0～P1.4、管脚P00～P07、管脚P25～26以及管脚REST，所述时钟芯片的管脚SCL、管脚SDA、管脚RET依次通过管脚P20～P22与单片机相连；所述的按键输入电路则通过管脚P1.0～P1.4连接在单片机上；所述的显示电路连接在单片机的管脚P00～P07、管脚P25～26上；而所述的复位电路则与单片机的管脚REST相连。

5.根据权利要求4所述的具有串行接口的时钟控制电路，其特征在于：所述的时钟芯片为DS1302。

6.根据权利要求5所述的具有串行接口的时钟控制电路，其特征在于：所述的单片机为AT89S52。

7.根据权利要求6所述的具有串行接口的时钟控制电路，其特征在于：所述的显示电路为LCD1602。

Images