CN203025317U - 一种非接触智能卡芯片的测试装置 - Google Patents

Abstract

一种非接触智能卡芯片的测试装置，涉及非接触式智能卡芯片测试领域，解决了现有技术对测试仪的硬件资源有较高要求，测试系统成本较高的问题。所述测试装置包括数字逻辑控制单元、信号调理单元和射频单元，数字逻辑控制单元对计算机传送的功能指令进行解析获得测试向量参数和命令信息，并对所述命令信息进行编码，并发送至信号调理单元；信号调理单元根据测试向量参数产生两路电压信号；并根据命令信息对两路电压信号进行调制为射频单元提供供电电压，射频单元向待测芯片发送加载信号V_pp，并接收待测芯片返回数据并进行解调，将解调后的数据发送至数字逻辑控制单元。本实用新型可以不依靠测试仪满足测试的需求，极大降低了整个测试系统的成本。

Description

一种非接触智能卡芯片的测试装置

技术领域

本实用新型涉及非接触式智能卡芯片测试领域，具体涉及一种具有连续调节测试向量参数的非接触式智能卡芯片的测试装置。

背景技术

随着射频识别(Radio Frequency Identification，RFID)技术和规范的不断发展，基于RFID技术的非接触智能卡(Integrated Circuit Card，IC卡)芯片正在被广泛应用。为保证非接触智能卡芯片的成品率，这要求在大规模量产测试时需要一套高效率、高可靠性并具有较高覆盖率的测试解决方案。

非接触IC卡芯片在设计和量产中通常要进行的测试项目包括DC测试、接触测试、天线端子间电容测试、通讯命令测试(功能测试，在不同场强及调制系数或不同pause宽度下的测试)等。对于功能测试而言，一般的测试方法要求测试仪本身有混合信号测试的硬件支持，来发送/接收RF信号，完成各种条件下的功能测试，按照ISO/IEC14443-2标准，对以下几个重要的测试向量进行连续测试，未调制工作场强1.5A/m～7.5A/m(TYPE A、TYPE B)；调制系数8％～14％(TYPE B)；脉冲宽度(Pause宽度)(TYPE A)；测试仪对这几种测试向量控制灵活、精确，但测试设备成本高，对量产来说成本增加明显。

从成本的角度考虑，近似的技术方案主要依靠测试仪+RF模块实现，如图1所示，测试仪主要提供测试向量的参数输入，测试仪有数字电路的编码及解码功能，可完成数字部分的测试，数字部分的控制及协议实现较为方便快捷，包括ASK调制系数扫描、场强扫描输入电压，pause宽度扫描；与非接触式智能卡的通信则要依靠RF模块，通过RF模块纽带作用实现对非接触式智能卡芯片的各项测试，通过RF模块向待测模块发送编码的数字信号。RF模块接收待测模块返回数据并进行解调，然后将解调后数据存储于测试仪中，测试仪确定返回信号是否正确。测试系统的精度和稳定性取决于RF模块的性能，此种测试设备成本相对于前一种较低；无异会成为我们的选择项。而此种方案的关键就在于RF模块的性能优劣，现在大部分的射频模块应用都是面向产品或者说是智能卡标签，因此完全有必要研制出一套场强、调制系数、Pause宽度等都可控的射频前端模块。

实用新型内容

现有的非接触式智能卡芯片测试方案的关键信号由测试仪提供，当有量产需求时，需要提供多组测试接口，并且对于RF模块返回信号同样依赖测试仪的资源，对测试仪的硬件资源有较高要求，测试系统成本较高。

为了解决上述技术问题，本实用新型提供了一种非接触智能卡芯片的测试装置，所述测试装置包括数字逻辑控制单元、信号调理单元和射频单元，

所述数字逻辑控制单元与计算机通信，对计算机传送的功能指令进行解析获得测试向量参数和命令信息，并对所述命令信息进行编码，将测试向量参数和编码后命令信息发送至信号调理单元；将接收到的解调后的数据发送至计算机；

所述信号调理单元根据接收到的测试向量参数产生两路电压信号：高电平V_high和低电平V_low；并根据编码后命令信息对两路电压信号进行调制，为射频单元提供供电电压；

所述射频单元向待测芯片发送加载信号V_pp，接收待测芯片返回数据并进行解调，将解调后的数据发送至数字逻辑控制单元。

进一步地，测试装置还包括串行接口，所述串行接口(1)设置在计算机和所述数字逻辑控制单元之间的通路上。

进一步地，所述数字逻辑控制单元包括存储单元、判断模块和传送模块；

所述存储单元用于存储待测芯片预期的返回结果；

所述判断模块用于将射频单元发送的解调后的数据与存储在存储单元中的预期的返回结果比较，判断返回数据是否正确；

传送模块用于将判断模块的判断结果发送至计算机。

进一步地，所述数字逻辑控制单元包括编码电路，所述编码电路用于所述命令信息按照IOS/IEC14443-2协议的规定进行编码。

进一步地，所述数字逻辑控制单元为FPGA。

进一步地，所述信号调理单元包括两路D/A转换电路和调制信号产生电路，所述两路D/A转换电路分别将数字逻辑控制单元发送的测试向量参数转换为两路电压信号：高电平V_high和低电平V_low，发送至调制信号产生电路，调制信号产生电路根据数字逻辑控制单元发送的编码后命令信息对两路电压信号进行调制为射频单元提供供电电压。

进一步地，所述信号调理单元包括还包括两个电压跟随器，所述电压跟随器设置在D/A转换电路和调制信号产生电路之间的通路上。

进一步地，所述射频单元4包括基频信号产生电路、射频功放电路、谐振滤波电路、检波滤波电路、解调单元；

所述基频信号产生电路生成基频信号提供给射频功放电路；

所述射频功放电路的供电电压由信号调理单元的输出提供，所述射频功放电路将带有测试向量参数的电压加载到基频信号上，并发送给所述谐振滤波电路；

所述谐振滤波电路滤掉接收到信号中的高次谐波获得加载信号V_pp，并将所述加载信号V_pp发送至待测芯片；

所述检波滤波电路接收待测芯片返回数据并进行包络检波，检出载有数字信息的子载波信号；再对检波后的信号进行滤波获得滤波后的子载波信号；并将所述滤波后的子载波信号发送至解调单元；

所述解调单元对接收到的信号进行解码，获得解调后的数据，发送至数字逻辑控制单元。

进一步地，所述射频单元还包括放大电路，所述放大电路设置在检波滤波电路和解调单元之间的通路上，对所述滤波后的子载波信号进行放大，将放大后的信号发送至解调单元。

进一步地，所述基频信号产生电路包括产生基频信号的13.56M晶振，所述射频功放电路为开关模式的功率放大器，所述谐振滤波电路为5阶∏形无源滤波器。

与现有技术相比，本实用新型单独开发出射频功放部分的供电模块，并且具有数字控制模块控制其提供连续变化的输出，然后与RF模块集成，形成一套完整、独立的可连续调节测试向量参数的测试系统，完全可以不依靠测试仪满足测试的需求，极大降低了整个测试系统的成本。

附图说明

图1为现有技术的非接触智能卡芯片的测试装置的结构示意图；

图2为本实用新型实施例的非接触智能卡芯片的测试装置的结构示意图；

图3为本实用新型实施例的信号调理单元的结构示意图；

图4为本实用新型实施例的射频单元的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下文中将结合附图对本实用新型的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

本实用新型主要解决非接触智能卡芯片在批量生产过程中射频读头的可调参数的遍历测试和测试成本问题：按照ISO/IEC14443-2标准，对几个重要的测试向量进行连续测试，未调制工作场强1.5A/m～7.5A/m(TYPE A、TYPEB)；调制系数8％～14％(TYPE B)；Pause宽度(TYPE A)。

如图2所示。本实用新型实施例提供一种非接触智能卡芯片的测试装置，所述测试装置主要包括数字逻辑控制单元2、信号调理单元3和射频单元4，

所述数字逻辑控制单元2与计算机通信，对计算机传送的功能指令进行解析获得测试向量参数和命令信息，并对所述命令信息进行编码，将测试向量参数和编码后命令信息发送至信号调理单元3；所述信号调理单元3根据接收到的测试向量参数产生两路电压信号：高电平V_high和低电平V_low；并根据命令信息对两路电压信号进行调制为射频单元4提供供电电压，所述射频单元4向待测芯片发送加载信号V_pp，并接收待测芯片返回数据并进行解调，将解调后的数据发送至数字逻辑控制单元2，数字逻辑控制单元2将解调后的数据发送至计算机。

由数字逻辑控制单元2+RF单元4结合的方式，由数字逻辑控制单元2完成各项测试参数的生成，无需与测试仪配合，本实施例的技术方案成本降低非常明显。

所述测试装置还可以包括串行接口1，串行接口1提供计算机与数字逻辑控制单元2的硬件接口，通过它完成数据的传输。在计算机上可以通过比较直观的操作界面，发送相应的通讯命令或是功能指令；同时计算机通过串行接口1接收由数字逻辑控制单元2返回的信号或是指令执行标志码，与预期的返回比较，以确定整个通讯过程是否正确。

如果数字逻辑控制单元2的计算能力和存储能力能够满足负载的要求，可以将射频单元4发送的解调后的数据与预期的结果比较，判断返回数据是否正确，并将判断结果发送至计算机。

此时，所述数字逻辑控制单元2包括存储单元、判断模块和传送模块，

所述存储单元用于存储待测芯片预期的返回结果；

所述判断模块用于将射频单元(4)发送的解调后的数据与存储在存储单元中的预期的返回结果比较，判断返回数据是否正确，

传送模块用于将判断模块的判断结果发送至计算机。

从图1和图2的对比中可以看出，数字逻辑控制单元2和信号调理单元3取代测试仪实现相应的功能。数字逻辑控制单元2是测试装置的核心，数字逻辑控制单元2由FPGA实现；它负责与计算机通过串行接口进行通信，数字逻辑控制单元2利用编码电路将命令信息按照IOS/IEC14443-2协议的规定进行编码，由发送数据端(TXD，Transmit Data)输出给调制信号产生电路；接收由接收数据端(RXD，Receive Data)返回的解调信号；根据场强和调制系数控制信号调理单元3的输出；如图3所示，信号调理单元3包括两路D/A转换电路31和调制信号产生电路33，所述两路D/A转换电路31分别将数字逻辑控制单元2发送的测试向量参数转换为两路电压信号：高电平V_high和低电平V_low，发送至调制信号产生电路33，调制信号产生电路33根据数字逻辑控制单元2发送的命令信息对两路电压信号进行调制为射频单元4提供供电电压；输出振幅键控调制(ASK，Amplitude Shift Keying)所需的电压信号；信号调理单元3主要作用是产生两路RF单元4的供电电压V_high和V_low，并将这两路电压通过调制信号产生电路输出，何时输出为V_high，何时输出为V_low将取决于命令信息的输出。如图4所示，RF单元4与现有技术的实现基本相同。将这三部分集成即可实现对测试向量参数进行连续调节的测试。其中RF部分的应用比较普遍，在一些智能卡读卡器机具中，也有用此部分电路实现，对于普通应用来说场强和调制系数固定。

所述信号调理单元3还包括两个电压跟随器32，所述电压跟随器32设置在D/A转换电路31和调制信号产生电路33之间的通路上，实现D/A转换电路31和调制信号产生电路33的信号隔离。

D/A转换电路31，将FPGA输出的数字信号转换为模拟信号，它的精度及转换速率没有特殊要求，因为在改变场强和调制系数时即调整V_high和V_low的值时，幅度相对较大，所以选择普通的8位D/A芯片即可；电压跟随器32，主要对D/A转换电路31与调制信号产生电路33进行隔离，同时增强D/A转换电路31输出的驱动能力；调制信号产生电路33用两路模拟开关芯片实现，命令信息是由FPGA输出的符合协议的数字信号，通过命令信息的数字信号1和0的改变决定输出调制信号V_high或V_low；由ISO/IEC 14443-2可知调制系数(modulation index)定义为(a-b)/(a+b)，其中a、b分别为信号幅度的最大值和最小值，此处的V_high和V_low并非实际的信号幅度最大值和最小值，但和实际有一致的对应关系，通过输出不同的V_high和V_low的电压组合，可实现不同的调制系数。而在射频功放和谐振滤波网络固定的情况下，V_high的大小决定了输出功率的大小，即输出场强的大小。

如图4所示，所述射频单元4包括基频信号产生电路41、射频功放电路42、谐振滤波电路43、检波滤波电路44、解调单元45；

所述基频信号产生电路41生成基频信号提供给射频功放电路42；

所述射频功放电路42供电电压由信号调理单元3的输出提供，所述射频功放电路42将带有测试向量参数的电压加载到基频信号上，并发送给所述谐振滤波电路43；

所述谐振滤波电路43滤掉接收到信号中的高次谐波获得加载信号V_pp，并将所述加载信号V_pp发送至待测芯片；

所述检波滤波电路44接收待测芯片返回数据并进行包络检波，检出载有数字信息的子载波信号；再对检波后的信号进行滤波获得滤波后的子载波信号；并将所述滤波后的子载波信号发送至解调单元45；

所述解调单元45对接收到的信号进行解码，获得解调后的数据，发送至数字逻辑控制单元2。

所述射频单元4还包括放大电路46，所述放大电路46设置在检波滤波电路44和解调单元45之间的通路上，对所述滤波后的子载波信号进行放大，将放大后的信号发送至解调单元45。

所述基频信号产生电路41的基频信号由13.56M晶振产生，所述射频功放电路42为开关模式的功率放大器，所述谐振滤波电路43为5阶∏形无源滤波器。

基频信号产生电路41的基频信号由13.56M晶振通过驱动电路产生提供给射频功放电路42的MOSFET管栅极；射频功放电路42为E类功放，它是一种开关模式功率放大器，此功放的理想效率为100％，实际为90％左右，其栅极由基频信号源提供，功放MOSFET漏极直流供电电压则直接由信号调理单元3的输出提供，信号调理单元3的输出电平已经是带有数字信息的电平，这样就实现了将数据加载到基频信号上；谐振滤波电路43为5阶∏形无源滤波器，起到滤波作用，同时其作为射频功放电路42的负载网络，将直接影响到射频功放电路42的效率，射频功放电路42输出的带有数字信息的信号通过5阶∏形无源滤波器滤掉高次谐波；发送部分可输出符合要求范围的交流信号Vpp，此信号可直接加在待测芯片两个焊盘端(PAD端)，当符合协议的智能卡芯片接收到信号后产生应答，由解调单元45对应答信号进行解调。检波滤波电路44包括检波电路和滤波电路两部分，检波电路为倍压二极管检波，对待测部分返回的信号进行包络检波，将载有数字信息的子载波信号检出；滤波电路为有源带通滤波器，检波后的信号能过此滤波网络后，可得到较纯净的子载波信号；放大电路46为交流小信号放大形式，由滤波网络出来的信号幅度较低，放大后可得到易于处理的信号，经过波形整形后，输出可识别的数字信号；解调单元45对前级输出的数字信号采样并进行解码，并发送至数字逻辑控制单元2。

虽然本实用新型所揭露的实施方式如上，但所述的内容只是为了便于理解本实用新型而采用的实施方式，并非用以限定本实用新型。任何本实用新型所属技术领域内的技术人员，在不脱离本实用新型所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本实用新型的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种非接触智能卡芯片的测试装置，其特征在于，所述测试装置包括数字逻辑控制单元(2)、信号调理单元(3)和射频单元(4)， 

所述数字逻辑控制单元(2)与计算机通信，对计算机传送的功能指令进行解析获得测试向量参数和命令信息，并对所述命令信息进行编码，将测试向量参数和编码后命令信息发送至信号调理单元(3)；将接收到的解调后的数据发送至计算机； 

所述信号调理单元(3)根据接收到的测试向量参数产生两路电压信号：高电平V_high和低电平V_low；并根据编码后命令信息对两路电压信号进行调制，为射频单元(4)提供供电电压； 

所述射频单元(4)向待测芯片发送加载信号V_pp，接收待测芯片返回数据并进行解调，将解调后的数据发送至数字逻辑控制单元(2)。 

2.如权利要求1所述的测试装置，其特征在于：所述测试装置还包括串行接口(1)，所述串行接口(1)设置在计算机和所述数字逻辑控制单元(2)之间的通路上。 

3.如权利要求1或2所述的测试装置，其特征在于：所述数字逻辑控制单元(2)包括存储单元、判断模块和传送模块。 

4.如权利要求1或2所述的测试装置，其特征在于：所述数字逻辑控制单元(2)包括编码电路，所述编码电路用于所述命令信息按照IOS/IEC14443-2协议的规定进行编码。 

5.如权利要求1或2所述的测试装置，其特征在于：所述数字逻辑控制单元(2)为FPGA。 

6.如权利要求1或2所述的测试装置，其特征在于：所述信号调理单元(3)包括两路D/A转换电路(31)和调制信号产生电路(33)，所述两路D/A转换电路(31)分别将数字逻辑控制单元(2)发送的测试向量参数转换为两路电压信号：高电平V_high和低电平V_low，发送至调制信号产生电路(33)，调制信号产生电路(33)根据数字逻辑控制单元(2)发送的编码后命令信息对两路电压信号 进行调制为射频单元(4)提供供电电压。 

7.如权利要求6所述的测试装置，其特征在于：所述信号调理单元(3)包括还包括两个电压跟随器(32)，所述电压跟随器(32)设置在D/A转换电路(31)和调制信号产生电路(33)之间的通路上。 

8.如权利要求1或2所述的测试装置，其特征在于：所述射频单元(4)包括基频信号产生电路(41)、射频功放电路(42)、谐振滤波电路(43)、检波滤波电路(44)、解调单元(45)； 

所述基频信号产生电路(41)生成基频信号提供给射频功放电路(42)； 

所述射频功放电路(42)的供电电压由信号调理单元(3)的输出提供，所述射频功放电路(42)将带有测试向量参数的电压加载到基频信号上，并发送给所述谐振滤波电路(43)； 

所述谐振滤波电路(43)滤掉接收到信号中的高次谐波获得加载信号V_pp，并将所述加载信号V_pp发送至待测芯片； 

所述检波滤波电路(44)接收待测芯片返回数据并进行包络检波，检出载有数字信息的子载波信号；再对检波后的信号进行滤波获得滤波后的子载波信号；并将所述滤波后的子载波信号发送至解调单元(45)； 

所述解调单元(45)对接收到的信号进行解码，获得解调后的数据，发送至数字逻辑控制单元(2)。 

9.如权利要求8所述的测试装置，其特征在于：所述射频单元(4)还包括放大电路(46)，所述放大电路(46)设置在检波滤波电路(44)和解调单元(45)之间的通路上，对所述滤波后的子载波信号进行放大，将放大后的信号发送至解调单元(45)。 

10.如权利要求8所述的测试装置，其特征在于：所述基频信号产生电路(41)包括产生基频信号的13.56M晶振，所述射频功放电路(42)为开关模式的功率放大器，所述谐振滤波电路(43)为5阶∏形无源滤波器。 

Images