CN202696582U - 一种多摩川编码器的曼彻斯特编码的解码电路 - Google Patents

Abstract

本实用新型公开一种多摩川编码器的曼彻斯特编码的解码电路，其采用可编程逻辑器件实现多摩川编码器的曼彻斯特编码的解码电路，可编程逻辑器件中至少包括同步头检测单元、使能信号产生单元、曼彻斯特码解码单元、同步时钟提取单元、串并转换单元、CRC校验单元、数据寄存器组单元和并行接口单元。本实用新型可以替代已有的专用转换芯片，采用可编程逻辑器件实现对多摩川编码器的曼彻斯特编码的解码、串并转换、CRC校验和数据分离等处理，具有设计灵活，可靠性高，实用性强等特点。该电路可运用于通讯技术、信号处理、伺服控制等领域，实现对多摩川编码器信号的检测与处理，具有很好的实际应用价值。

Description

一种多摩川编码器的曼彻斯特编码的解码电路

技术领域

本实用新型涉及通讯技术及信号处理等领域，特别涉及一种多摩川编码器的曼彻斯特编码的解码电路。

背景技术

随着现代工业的快速发展，相应的工厂设备如精密数控机床、工业机器人等对伺服驱动系统提出了越来越高的要求。光电编码器作为伺服驱动系统中最常用的位置检测环节，绝对式编码器由机械位置决定的每个位置绝对唯一、抗干扰性强，便于记忆和保存，可以直接读出绝对位置信息，没有累积误差，数据的可靠性高，被广泛应用于各种工业系统中的角度、长度测量和定位控制，如数控机床和机器人等精度要求比较高的场合。为减小编码器体积，增强抗干扰能力，绝对式编码器一般采用串行方式输出，并由相应的通信协议进行控制。世界上几大主要绝对式光电编码器厂商都有自己的一套通信协议，如Heidenhain公司EnDat2.2协议，Danaher公司的BiSS协议，SICK|STEGMANN公司的HIPERFACE协议等等。

用户要从绝对式编码器获取位置信息，就要遵循不同厂家相应的编码器的通信协议，因此，专用的编码器通信协议就成了绝对式编码器应用的一个局限，为此各个厂商都提供了一定的解决方案。目前多摩川公司针对多摩川生产的串行输出的绝对式编码器的解码提供了AU5561和AU5688专用转换芯片，用于实现多摩川生产的串行输出的绝对式编码器的解码。其中，多摩川公司自定义曼彻斯特码通信协议，其数据传输速率为1Mbps，通信协议的数据帧包括同步头、数据位、CRC校验位和终止位，其中数据位和CRC检验位采用标准曼彻斯特码编码，而其同步头和终止位特殊，同步头由2.625us位宽的高电平和0.5us位宽的低电平组成，终止字由0.5us位宽的低电平和0.375us位宽的高电平组成。针对多摩川公司生产的串行输出曼彻斯特编码的编码器，目前需要采用多摩川公司提供的AU5688专用转换芯片实现多摩川编码器的曼彻斯特编码的解码。但多摩川编码器输出信号的数据帧中包含单圈数据、多圈数据和状态信息，AU5688专用转换芯片只将串行的曼彻斯特码转换为并行的NRZ码，需要设计外部电路对数据进行分离。为此，用户端的解码板上需要根据多摩川公司的自定义通信协议和AU5688专用转换芯片设计电路，比如采用26LS32作为与转换芯片的中间接口电路，这使得电路设计复杂；而且AU5688专用转换芯片通常价格昂贵，其价格约是整个绝对式编码器价格的四分之一，这在一定程度上增加了开发成本。

发明内容

本实用新型的目的在于克服上述现有技术的不足，采用可编程逻辑器件(FPGA/CPLD)实现多摩川编码器的曼彻斯特编码的解码电路，即实现多摩川编码器的曼彻斯编码的解码、串并转换、CRC校验和数据分离等处理，以便外部控制器的读取编码器获取的信号。

本实用新型的技术方案概述如下：

一种多摩川编码器的曼彻斯特编码的解码电路，其特征在于：采用可编程逻辑器件实现多摩川编码器的曼彻斯特编码的解码电路，可编程逻辑器件中至少包括同步头检测单元、使能信号产生单元、曼彻斯特码解码单元、同步时钟提取单元、串并转换单元、CRC校验单元、数据寄存器组单元和并行接口单元。

同步头检测单元的输出端分别与使能信号产生单元和曼彻斯特码解码单元的输入端连接，使能信号产生单元的输出端分别与曼彻斯特码解码单元、同步时钟提取单元、串并转换单元和CRC校验单元的输入端连接，曼彻斯特码解码单元和同步时钟提取单元的输出端分别与串并转换单元的输入端连接，串并转换单元的输出端分别与CRC校验单元和数据寄存器组单元的输入端连接，CRC校验单元的输出端与数据寄存器组单元的输入端连接，数据寄存器组单元的输出端与并行接口单元的输入端连接。

使能信号产生单元在接收到同步头检测单元发送的使能信号后产生一系列的使能信号m1、m2和m3；使能信号m1控制曼彻斯特码解码单元将同步头检测单元输出的标准曼彻斯特码转换成NRZ码，使能信号m2控制同步时钟提取单元产生与标准曼彻斯特码同步的时钟信号clk1x，使能信号m3控制串并转换单元和CRC校验单元，通过控制串并转换单元的内部移位寄存器将曼彻斯特码解码单元输出的NRZ码转换为并行数据，通过控制CRC校验单元实现对串并转换单元输出的并行数据进行循环冗余校验。

数据寄存器组单元至少由一个数据分离器和三个寄存器组成，数据分离器用于将多摩川编码器中的单圈、多圈数据和状态信息分离，三个寄存器分别用于存储单圈数据、多圈数据和状态信息。

与现有技术相比，本实用新型的有益效果在于：

采用可编程逻辑器件实现多摩川编码器的曼彻斯特编码的解码电路，可以替代AU5688专用转换芯片以及采用AU5688专用转换芯片所需的外部电路，即在可编程逻辑器件中实现多摩川编码器的曼彻斯编码的解码、串并转换、CRC校验和数据分离等处理，以便外部控制器的读取编码器获取的信号。此外，采用可编程逻辑器件可使得整个电路结构简单，设计灵活，可靠性高，实用性强，不但减少采用AU5688专用转换芯片电路的设计难度和复杂度，而且可满足用户对低成本的要求。

附图说明

图1是一种多摩川编码器的曼彻斯特编码的解码电路结构示意图；

图2是一种多摩川编码器的曼彻斯特编码的解码电路的数据寄存器组单元内部结构图；

图3是一种多摩川编码器的曼彻斯特编码的解码电路工作流程图；

具体实施方式

本实用新型的一种多摩川编码器的曼彻斯特编码的解码电路，如图1所示，该解码电路采用可编程逻辑器件实现，可编程逻辑器件中至少包括同步头检测单元、使能信号产生单元、曼彻斯特码解码单元、同步时钟提取单元、串并转换单元、CRC校验单元、数据寄存器组单元和并行接口单元。同步头检测单元的输出端分别与使能信号产生单元和曼彻斯特码解码单元的输入端连接，使能信号产生单元的输出端分别与曼彻斯特码解码单元、同步时钟提取单元、串并转换单元和CRC校验单元的输入端连接，曼彻斯特码解码单元和同步时钟提取单元的输出端分别与串并转换单元的输入端连接，串并转换单元的输出端分别与CRC校验单元和数据寄存器组单元的输入端连接，CRC校验单元的输出端与数据寄存器组单元的输入端连接，数据寄存器组单元的输出端与并行接口单元的输入端连接。

使能信号产生单元在接收到同步头检测单元发送的使能信号后，产生一系列的使能信号m1、m2和m3，使能信号m1控制曼彻斯特码解码单元将同步头检测单元输出的标准曼彻斯特码转换成NRZ码，使能信号m2控制同步时钟提取单元产生与标准曼彻斯特码同步的时钟信号clk1x，使能信号m3控制串并转换单元和CRC校验单元，通过控制串并转换单元的内部移位寄存器将曼彻斯特码解码单元输出的NRZ码转换为并行数据，通过控制CRC校验单元实现对串并转换单元输出的并行数据进行循环冗余校验。

数据寄存器组单元内部结构图如图2所示，数据寄存器组单元至少由一个数据分离器和三个寄存器组成，数据分离器用于将多摩川编码器中的单圈、多圈数据和状态信息分离，三个寄存器分别用于存储单圈数据、多圈数据和状态信息，即寄存器1存储单圈数据、寄存器2存储多圈数据、寄存器3存储状态信息。

一种多摩川编码器的曼彻斯特编码的解码电路工作流程如图3所示，步骤如下：

(1)对可编程逻辑器件中解码电路的各单元进行复位；

(2)检测编码器信号数据帧的同步头：同步头检测单元在时钟信号的上升沿检测编码器信号的数据帧，并通过一定算法识别出同步头，获取同步头信息，作为解码开始的判断；

(3)如果同步头检测单元检测到同步头，则产生标志同步头信息的使能信号，并去除编码器信号数据帧的同步头及终止位，获得标准曼彻斯特码数据，进行步骤(4)；如果没有检测到同步头，则执行步骤(2)重新继续检测编码器信号数据帧的同步头；

(4)使能信号产生单元在接收到同步头检测单元发送的使能信号后产生一系列的使能信号m1、m2和m3；使能信号m1控制曼彻斯特码解码单元，使能信号m2控制同步时钟提取单元，使能信号m3控制串并转换单元和CRC校验单元；

(5)在使能信号m1的控制下，曼彻斯特码解码单元对同步头检测单元输出的标准曼彻斯特码进行采样，识别前半码元；当前半码元为低电平时，解码数据为“0”，当前半码元为高电平时，解码数据为“1”，从而得到串行的NRZ码。在使能信号m2的控制下，同步时钟提取单元通过内部计数器产生与标准曼彻斯特码同步的时钟信号；

(6)在使能信号m3的控制下，串并转换单元通过内部移位寄存器将曼彻斯特码解码单元解码输出的串行NRZ码转换为并行数据并输出；

(7)在使能信号m3的控制下，CRC校验单元对串并转换单元输出的编码器数据进行循环冗余校验，产生标志校验结果的CRC信号，并存储在数据寄存器组单元中的寄存器3中；

(8)根据CRC信号作出判断，如果CRC信号为低电平，说明编码器信号中的数据传输正确，则执行步骤(9)；如果CRC信号为高电平，说明数据传输错误，则执行步骤(1)；

(9)接收到并行数据后，数据寄存器组单元中的数据分离器将并行数据中的单圈数据、多圈数据和状态信息分离，分别存储到三个寄存器中：寄存器1存储单圈数据、寄存器2存储多圈数据、寄存器3存储状态信息；

至此，完成了对多摩川编码器的曼彻斯特编码的一个数据帧的解码、串并转换、CRC校验和数据分离等处理；

(10)由并行接口单元输出数据，并重新执行步骤(2)进行下一个数据帧的处理。

在此说明书中，应当指出，以上实施例仅是本实用新型较有代表性的例子。显然，本实用新型不局限于上述具体实施例，还可以做出各种修改、变换和变形。因此，说明书和附图应被认为是说明性的而非限制性的。凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均应认为属于本实用新型的保护范围。

Claims (2)

1.一种多摩川编码器的曼彻斯特编码的解码电路，其特征在于：采用可编程逻辑器件实现多摩川编码器的曼彻斯特编码的解码电路，所述可编程逻辑器件中至少包括同步头检测单元、使能信号产生单元、曼彻斯特码解码单元、同步时钟提取单元、串并转换单元、CRC校验单元、数据寄存器组单元和并行接口单元； 

所述同步头检测单元的输出端分别与使能信号产生单元和曼彻斯特码解码单元的输入端连接，所述使能信号产生单元的输出端分别与曼彻斯特码解码单元、同步时钟提取单元、串并转换单元和CRC校验单元的输入端连接，所述曼彻斯特码解码单元和同步时钟提取单元的输出端分别与串并转换单元的输入端连接，所述串并转换单元的输出端分别与CRC校验单元和数据寄存器组单元的输入端连接，所述CRC校验单元的输出端与数据寄存器组单元的输入端连接，所述数据寄存器组单元的输出端与并行接口单元的输入端连接。 

2.根据权利要求1所述的一种多摩川编码器的曼彻斯特编码的解码电路，其特征在于：所述数据寄存器组单元至少由一个数据分离器和三个寄存器组成，所述数据分离器用于将多摩川编码器中的单圈、多圈数据和状态信息分离，所述三个寄存器分别用于存储单圈数据、多圈数据和状态信息。 

Images