CN202614809U - 一种输出函数波形的装置 - Google Patents

Abstract

本实用新型涉及波形发生领域，尤其涉及一种输出函数波形的装置。其中包括：定时单元连接计数单元和模数转换单元；定时单元用于在获取的每个预设周期结束后，通知模数转换单元将获取的预设电压值进行转换并输出函数波形，同时通知计数单元判断预设电压值的个数是否达到预设电压个数门限值；计数单元用于当预设电压值的个数达到预设电压个数门限值时，获取下一个预设电压个数门限值及通知定时单元获取相应的预设周期；根据获取的下一个预设电压个数门限值及相应的预设周期继续获取相应的预设电压值并输出函数波形。本实用新型实施例的有益效果在于可连续输出各种需要的函数波形，且这些函数波形持续时间长、变化跨度大。

Description

一种输出函数波形的装置

技术领域

本实用新型涉及波形发生领域，尤其涉及一种输出函数波形的装置。

背景技术

随着当今电子产品生产过程中芯片测试系统的使用越来越频繁，如何设计一个可持续并自动的完成测试又不需占用大量系统内存的测试系统显得十分重要。而在设计芯片测试系统中，需要系统模拟各种变化且持续时间长、跨度大的电压波形。例如：为模拟电源瞬停的电压波形，测试系统需要产生5V-0V-5V持续2微秒的V字形电源电压波形；而在复位特性的测试中又要求产生0V-5V持续30秒的缓慢爬升波形。

在现有技术中，通常会使用函数发生器产生各种波形，然后将产生的波形输出到测试系统中。或者直接依靠测试系统中的MCU的软件来实现波形的输出。

但是上述第一种现有技术至少存在以下不足，由于需要使用到函数发生器，因此会增加额外硬件成本，而且使硬件复杂化，也无法集成于装置中，生成的波形形态也不够灵活。

第二种现有技术也至少存在以下不足，直接在MCU中由软件实现波形的输出方法虽然不会使硬件复杂化，但是受内存容量及CPU处理时间不定的限制，会导致MCU产生函数波形十分受限，不能产生采样率达到MCU总线速率1/5以上波形，且会大量占用CPU处理时间。

实用新型内容

本实用新型实施例提供一种输出函数波形的装置，用于解决现有技术中使用函数发生器输出函数波形增加额外硬件成本或者直接在MCU中由软件实现的波形受限制且会大量占用CPU处理时间的问题。

本实用新型实施例提供一种输出函数波形的装置包括：

定时单元，计数单元，模数转换单元，所述定时单元连接计数单元和模数转换单元；

所述定时单元用于在获取的每个预设周期结束后，通知模数转换单元将获取的预设电压值进行转换并输出函数波形，同时通知所述计数单元判断所述预设电压值的个数是否达到预设电压个数门限值；

所述计数单元还用于当所述预设电压值的个数达到预设电压个数门限值时，获取下一个预设电压个数门限值及通知所述定时单元获取相应的预设周期；

根据获取的下一个预设电压个数门限值及相应的预设周期继续获取相应的预设电压值并输出函数波形。

上述输出函数波形的装置，其中，该装置还包括：第一直接内存存取控制器连接所述模数转换单元，第二直接内存存取控制器连接所述定时单元，第三直接内存存取控制器连接所述计数单元；

所述第一直接内存存取控制器，用于获取所述预设电压值；

所述第二直接内存存取控制器，用于获取所述预设周期；

所述第三直接内存存取控制器，用于获取所述预设电压个数门限值。

上述输出函数波形的装置，其中，该装置还包括：

处理器，用于初始化所述第一直接内存存取控制器、第二直接内存存取控制器、第三直接内存存取控制器。

上述输出函数波形的装置，其中，该装置还包括：

计算单元，根据需要输出的函数波形形态确定输出函数波形的时间和幅度，由公式一：

确定预设周期并存储于采样周期存储器；再由公式二：

确定所述预设电压个数门限值并存储于采样数存储器；

其中，T表示预设周期，T1表示输出函数波形的时间，A表示最大采样数,B表示预设电压个数门限值；

由输出函数波形的幅度与所述预设电压个数门限值之间的比值计算预设电压差值并罗列出每个所述预设电压值，将所述预设电压值存储于电压采样值存储器。

借此，本实用新型实施例通过获取相应预设周期后，并一直以该相应周期循环执行，从而连续获取相应的预设电压值并输出函数波形，直至获取的预设电压值个数达到预设电压个数门限值时，才会根据下一个预设电压个数门限值获取相应的预设周期，以满足连续输出各种需要的函数波形，且这些函数波形持续时间长、变化跨度大。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，并不构成对本实用新型的限定。在附图中：

图1为本实用新型实施例中输出函数波形的装置示意图；

图2为本实用新型实施例中一实现可长时间自动输出变化电压波形的MCU结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。在此，本实用新型的示意性实施例及其说明用于解释本实用新型，但并不作为对本实用新型的限定。

图1为本实用新型实施例中输出函数波形的装置示意图。该装置包括：

定时单元301，模数转换单元302，计数单元303，定时单元301连接模数转换单元302和计数单元303，其中定时单元301以设定的基准时钟的频率工作；

其中定时单元301会在每个预设周期结束后，通知模数转换单元302将获取的一个预设电压值进行转换并输出函数波形，将输出的函数波形提供给函数波形接收装置304进行测试，同时通知计数单元303判断获取的预设电压值的个数是否达到预设电压个数门限值；

其中定时单元301一直工作在基准时钟的频率下，驱动该装置以预设周期循环获取预设电压值并连续输出函数波形。

计数单元303还用于当预设电压值的个数达到预设电压个数门限值时，获取下一个预设电压个数门限值以及通知定时单元301获取相应的预设周期，该相应的预设周期与上述预设周期相同或者不同；

相应的，根据获取的下一个预设电压个数门限值及相应的预设周期，定时单元301会在该相应的预设周期结束后，通知模数转换单元302继续将获取的相应的预设电压值进行转换并输出函数波形，将输出的函数波形提供给函数波形接收装置304进行测试，较佳的，函数波形接收装置304还能够显示函数波形。采用上述实施例中的输出函数波形的装置可以满足连续输出各种需要的函数波形，且这些函数波形持续时间长、变化跨度大。

其中，第一直接内存存取控制器306连接模数转换单元302用于获取预设电压值；第二直接内存存取控制器305连接定时单元301用于获取预设周期；第三直接内存存取控制器307连接计数单元303用于获取预设电压个数门限值；处理器（图未示），用于初始化第一直接内存存取控制器306、第二直接内存存取控制器305、第三直接内存存取控制器307，之后只需要第一直接内存存取控制器306、第二直接内存存取控制器305、第三直接内存存取控制器307对获取预设电压值、预设周期、预设电压个数门限值进行控制，不再需要处理器介入。例如，仅通过处理器获取第一个预设电压值并输入至模数转换单元302、第一个预设周期并输入至定时单元301和第一个预设电压个数门限值并输入至计数单元303，同时触发第一直接内存存取控制器306、第二直接内存存取控制器305、第三直接内存存取控制器307工作，随后便由第一直接内存存取控制器306、第二直接内存存取控制器305、第三直接内存存取控制器307来获取预设电压值、预设周期和预设电压个数门限值；或者，只通过处理器触发第一直接内存存取控制器306、第二直接内存存取控制器305、第三直接内存存取控制器307工作，而全部预设电压值、预设周期和预设电压个数门限值都由第一直接内存存取控制器306、第二直接内存存取控制器305、第三直接内存存取控制器307来获取并分别输入至模数转换单元302、定时单元301和计数单元303。这样在输出函数波形的过程中可不依靠处理器一直进行数据的传送处理，后续完全由直接内存存取控制器和定时器、计数器、DAC配合完成，不依靠处理器介入数据传送处理，因此波形的时基更加准确，处理器可在该过程中同时处理其他程序也不受影响。

根据上述实施例，本实用新型中电压采样值存储器309连接于第一直接内存存取控制器306，用于存储预设电压值，采样周期存储器308连接于第二直接内存存取控制器305，用于存储预设周期，采样数存储器310连接于第三直接内存存取控制器307，用于存储预设电压个数门限值，保证数据的连续性并且可最大限度利用存储器的空间资源。

根据上述实施例，本实用新型中还包括一个计算单元311，根据需要输出的函数波形形态确定输出函数波形的时间和幅度，由公式一：

确定预设周期并存储于采样周期存储器308；

由公式二：

确定预设电压个数门限值并存储于采样数存储器310；

由输出函数波形的幅度与预设电压个数门限值之间的比值计算预设电压差值并罗列出每个预设电压值，将预设电压值存储于电压采样值存储器309。

具体的，当需要产生第一段幅度为0V-2V持续100ms直线函数波形，随后产生第二段幅度为2V-1V持续50ms直线函数波形并使用8位DAC完成输出时，根据8位DAC的精度可得出其分辨率为256，最高采样频率为1μs，由此最大采样数可选取为256-512之间任何一固定值以保证输出的函数波完整且平滑。

根据公式可得第一段函数波形预设周期为200μs，可取最大采样数为500，则根据公式二可得预设电压个数门限值为500；第二段函数波形预设周期为100μs，预设电压个数门限值为500。

最后根据输出函数波形的幅度与所述预设电压个数门限值之间的比值计算预设电压差值并罗列出每个所述预设电压值；具体的，以8位二进制无符号数表示起始电压V₀和终了电压Vn（起始电压V₀和终了电压Vn差值表示输出函数波形的幅度），在计算各预设电压值过程中，为保证整数运算的精度，首先将起始电压V₀和终了电压Vn扩展为16位二进制有符号数SV₀、SVn。由于上述V₀、Vn均为正数，则令SV₀、SVn的符号位bit15都为0，然后将V₀、Vn的8位数值移到SV₀和SVn的bit14-bit7。随后进行如下运算：

由公式SVd=(SVn–SV₀）/B，求得预设电压差值，再由公式SV_X=SV_X-1+SVd，求得每个16位有符号数的预设电压值，将求得的SVx右移7位后再取低8位使其还原成8位二进制无符号数Vx，最后罗列出每个预设电压值；这里就不逐一进行罗列。

其中SVd为预设电压差值，Vx表示每个预设电压值(X=1~B-1)，B为预设电压个数门限值。

将上述求得的预设周期、预设电压个数门限值、预设电压值通过计算后存入各个存储器可以优化内部硬件资源，节省存储器用量，并可减轻总线负荷，提高系统性能。

图2为本实用新型实施例中一实现可长时间自动输出变化电压波形的MCU结构示意图。其中可以包括：采样周期存储器401，采样数存储器402，电压采样值存储器403，第一直接内存存取控制器（DMA1）404，第二直接内存存取控制器（DMA2）405，第三直接内存存取控制器（DMA3）406，模数转换单元（DAC）407，定时单元408，计数单元409，函数波形接收装置410，其中传输数据的总线可采用16位数据总线411、412和8位数据总线413或者其他位的数据总线皆可。

本装置中还包括一个计算单元（图未示），首先根据需要输出的函数波形形态确定输出函数波形的时间和幅度，由公式一：

确定预设周期并存储于采样周期存储器401；

由公式二：

确定预设电压个数门限值，将预设电压个数门限值存储于采样数存储器402；

由输出函数波形的幅度与预设电压个数门限值之间的比值计算预设电压差值并罗列出每个预设电压值，将预设电压值存储于电压采样值存储器403，上述采样周期存储器401、电压采样值存储器402、采样数存储器403可采用RAM。

根据上述实施例，本实用新型中的采样周期存储器401通过总线411与DMA2405之间传输数据，其用于存储预设周期；采样数存储器402通过总线412与DMA3406之间传输数据，其用于存储预设电压个数门限值;电压采样值存储器403通过总线413与DMA1404之间传输数据，其用于存储预设电压值，保证数据的连续性并且可最大限度利用存储器的空间资源。

DMA1 404通过总线413与DAC407连接，用于获取预设电压值；DMA2 405通过总线411与定时单元408连接，用于获取预设周期；DMA3 406通过总线412与计数单元409连接，用于获取预设电压个数门限值；其中，处理器（图未示），只用于初始化DMA1 404、DMA2405、DMA3 406，之后只需要DMA1 404、DMA2 405、DMA3 406获取预设电压值、预设周期、预设电压个数门限值，不再需要处理器介入。

其中在初始化过程中,电压采样值存储器403、采样周期存储器401、采样数存储器402的首地址会被分别写入DMA1 404、DMA2 405、DMA3 406的源地址寄存器中，同时DAC407、定时单元408、计数单元409的地址会被分别写入DMA1 404、DMA2 405、DMA3 406的目的地址寄存器中。DMA1 404、DMA2 405、DMA3 406都被设为源地址递增而目的地址固定的方式，其中DMA2 405和DMA3 406分别通过16位数据总线411、412传送数据，因此当传送一次数据时其源地址+2，DMA1 404通过8位数据总线413传送数据，因此当传送一次数据时其源地址+1。初始化后，DMA1 404、DMA2 405、DMA3 406开始工作，首先分别将获取的第一个预设电压值、第一个预设周期和第一个预设电压个数门限值分别输入至DAC407、定时单元408、计数单元409。

其中，定时单元408工作在基准时钟的频率下，在每个预设周期结束后，通知DMA1 404获取一个预设电压值并通过DAC407进行模数转换后输出函数波形,将输出的函数波形提供给函数波形接收装置410进行测试，同时通知计数单元409判断获取的预设电压值的个数是否达到预设电压个数门限值；

计数单元409判断获取的预设电压值的个数是否达到预设电压个数门限值可以为：计数单元409收到定时单元408的信号时将其内部计数加一，并且判断其内部累计的计数值是否达到预设电压个数门限值；或者将预设电压个数门限值先存入计数单元409中，计数单元409收到定时单元408的信号时将其内部预先存入的计数减一，并且判断其内部计数是否为零；

具体的，当预设电压个数门限值为10，DAC407输出第一个电压值后，计数单元409收到定时单元408的信号时将其内部计数加一，此时内部累计的计数值为1，没有达到预设电压个数门限值10；当DAC407输出第十个电压值后，计数单元409内部累计的计数值为10，因此计数单元409判断得出已达到预设电压个数门限值10；或者，当预设电压个数门限值为10，将该值存入计数单元409中，DAC407输出第一个电压值后，计数单元409收到定时单元408的信号时将其内部计数减一，此时内部计数不为零，可认为没有达到预设电压个数门限值；当DAC407输出第十个电压值后，计数单元409内部计数为零，因此可认为已达到预设电压个数门限值。

其中定时单元408一直工作在基准时钟的频率下，基准时钟的频率为最高采样频率，驱动该装置以预设周期循环获取预设电压值并输出函数波形，以保证连续输出函数波形；

计数单元409还用于当预设电压值的个数达到预设电压个数门限值时，通知DMA3406获取下一个预设电压个数门限值以及通知DMA2 405获取相应的预设周期；

相应的，该输出函数波形的装置根据获取的下一个预设电压个数门限值及相应的预设周期继续获取相应的预设电压值并输出函数波形。

最终，DAC407可产生出各种波形用以模拟测试电压形态，将输出的测试电压经功率放大器放大后施加到函数波形接收装置410进行各种电压测试。经几十小时的连续测试，各种时长的加电、下电过程将被验证，从而可以判定被测装置的电压特性。

在上述输出函数波形的过程中可不依靠处理器进行数据的传送处理，完全由DMA和定时器、计数器、DAC配合完成。由于不依靠处理器介入数据传送处理，因此波形的时基更加准确，处理器可在该过程中同时处理其他程序也不受影响，以满足连续输出各种需要的函数波形，且这些函数波形持续时间长、变化跨度大。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (4)

1.一种输出函数波形的装置，其特征在于，该装置包括：

定时单元，计数单元，模数转换单元，所述定时单元连接计数单元和模数转换单元；

所述定时单元，用于在获取的每个预设周期结束后，通知所述模数转换单元将获取的预设电压值进行转换并输出函数波形，同时通知所述计数单元判断所述预设电压值的个数是否达到预设电压个数门限值；

所述计数单元，用于当所述预设电压值的个数达到预设电压个数门限值时，获取下一个预设电压个数门限值及通知所述定时单元获取相应的预设周期；

根据获取的下一个预设电压个数门限值及相应的预设周期继续获取相应的预设电压值并输出函数波形。

2.根据权利要求1所述的一种输出函数波形的装置，其特征在于，还包括：第一直接内存存取控制器连接所述模数转换单元，第二直接内存存取控制器连接所述定时单元，第三直接内存存取控制器连接所述计数单元；

所述第一直接内存存取控制器，用于获取所述预设电压值；

所述第二直接内存存取控制器，用于获取所述预设周期；

所述第三直接内存存取控制器，用于获取所述预设电压个数门限值。

3.根据权利要求2所述的一种输出函数波形的装置，其特征在于，还包括：

处理器，用于初始化所述第一直接内存存取控制器、第二直接内存存取控制器、第三直接内存存取控制器。

4.根据权利要求2所述的一种输出函数波形的装置，其特征在于，还包括：

计算单元，根据需要输出的函数波形形态确定输出函数波形的时间和幅度，由公式一：

确定预设周期并存储于采样周期存储器；再由公式二：

确定所述预设电压个数门限值并存储于采样数存储器；

其中，T表示预设周期，T1表示输出函数波形的时间，A表示最大采样数,B表示预设电压个数门限值；

由输出函数波形的幅度与所述预设电压个数门限值之间的比值计算预设电压差值并罗列出每个所述预设电压值，将所述预设电压值存储于电压采样值存储器。

Images