CN202584103U - 基于非易失性内存的全系统断电恢复设备 - Google Patents

Abstract

本实用新型公开一种基于非易失性内存的全系统断电恢复设备，包括电源状态监控模块，用于监视系统电源是否处于断电瞬间；大容量电容组，为闪存模块组合和系统主内存提供短暂电源，并将系统主内存中的数据存入闪存模块组合中；复合式控制器，用于控制系统主内存和闪存模块组合中的数据相互读取移动；闪存模块组合，是非易失性内存，可在无电源供给情况下仍然保留存于其中的数据。本实用新型通过在系统电源中断的瞬间将CPU和内存中的信息保留到非易失性内存中，并在系统电源恢复后将存在于非易失性内存中的信息快速恢复到系统主内存DDR中，实现系统恢复到断电前状态。

Description

基于非易失性内存的全系统断电恢复设备

技术领域

本实用新型涉及计算机的断电保护技术，更具体地说，涉及一种基于非易失性内存的全系统断电恢复设备。

背景技术

随着云计算（Cloud Computing）和“大数据”（Big Data）的应用规模、深度的不断发展，in-memory operation（驻留内存操作）对于计算、存储、和网络系统的性能和可靠性要求越来越高。用户面临的信息量成指数趋势增长，对于已有信息分析要求的精度和广度不断深化，传统的需要在内存和外置硬盘存储系统之间进行频繁传递数据的运算模式严重影响着系统的响应速度和相应的用户体验。因为在CPU和主内存（Main Memory）之间数据的延迟时间在纳秒级，而CPU与外置内存之间的延迟时间在毫秒级。二者之间的差别在数以百万级别（order=6）或更高。频发性的CPU与外设之间的数据交换容易阻塞对其他外设提供服务能力，也迫使在CPU中运行的程序处于阻断式（Blocking）工作状态，造成性能下降和资源浪费。

服务器系统、存储控制器、云计算主机、网络加速器、以及消费型计算设备等产品的应用程序中，驻留内存操作日趋流行。以常见的Oracle类数据库应用服务器为例，缓存和表格数据都要求尽可能地驻留主内存。目前服务器上的主内存已经比较容易达到数百GB，高端领域里面内存达到1TB或者更高。驻留内存方案通过消除I/O瓶颈来实现系统和应用的更高带宽和最小化延迟。

大量内存意味着更多的过去必须存在于磁盘上的数据可以完全加载到主内存中，这些变化影响到系统设计的边界条件。这里面一个主要的影响是驻留内存中数据的恢复时间。以一个512GB大小的DDR内存为例，如果这些数据完全从一个典型得到高端硬盘系统读入到DDR中，即便是硬盘存储系统带宽资源全部为这个待恢复的内存系统服务，以400MB/s传输速度计算这些数据的恢复时间需要512GB/（400MB/s）=22分钟。这对于中高端应用而言是一个非常高的成本。很多情况下电源丢失，如一个机柜或一个机房的电源丢失，其影响往往是数十台或者数百台服务器中数据，恢复这些数据需要几个小时或者数天，这种影响非常巨大甚至是灾难性的。另一个影响是如何保证数据的一致性。更多的数据驻留于内存，内存是易失性的，其中的数据并不总是保存于非易失性的硬盘中。在电源丢失情况下，那些没有保留在硬盘中的或者在其他系统中没有备份的数据从易失性的DDR中丢失，造成数据的丢失。目前有多种技术，如定期的Checkpoint来消除因为部分数据丢失而造成的系统信息非一致性问题。但这些方案有一定程度地造成系统设计的复杂性和成本消耗，包括降低部分性能来实现的。

理想的驻留内存设计包括两个方面，一是减少甚至消除不必要的Checkpoint或其他冗余数据备份方案，第二方面是在丢失电源恢复后从本地快速或瞬间恢复数据。从本地恢复数据消除了对后台存储系统造成的传递瓶颈问题，快速恢复将整个系统宕机时间最小化。

下面简单介绍一下当前应对短暂性电源丢失的常见方案。

应对掉电的硬件方案包括不间断电源（UPS）。UPS采用大量的铅酸蓄电池来保证全系统能持续工作，UPS的供电时间一般设计在小时量级。UPS体积笨重，占用空间。UPS的生产、维护和废弃处理也不符合当前的绿色环保主题。在大型数据中心，UPS失效往往造成数以百计的机器同时宕机和数据丢失；分布式UPS在每个服务器附近配备一个小型的UPS电池，该方案减少了这种突发性大规模数据丢失和宕机的概率，但分布式设计造成了系统复杂性提高和更高的维护成本。

很多RAID控制器常常采用一种电池供电的NVRAM方案。这种NVRAM中的电池常用可充放电的锂离子电池。当主电源丢失时，锂电池为DRAM供电。这种方案一般可以提供小时量级的时间段。锂离子电池一般可以达到数百小时的充放电次数。短暂的供电能力、有限的寿命决定了这种方案不能大规模应用。

存储类内存（SCM：storage class memory）技术是近几年业界开始关注的技术。这种内存在掉电情况下仍然保持着存于其内的数据状态，是一种非易失性存储技术。目前为止PCM（相变内存）是比较有前途的一种技术。但PCM的成熟需要很多年的努力，PCM的物理特性尤其是当中的某些明显劣势决定了PCM不能完全取代当前的DRAM技术。这些劣势包括PCM的写操作需要很高的能量，需要相应的管理机制实现磨损平衡，更重要的是PCM虽然比硬盘、NAND Flash的速度快，但与DRAM相比仍然有明显差距。

实用新型内容

本实用新型的目的在于克服上述现有技术中的缺点，提供一种基于非易失性内存的全系统断电恢复设备，可在计算机系统电源中断的瞬间将CPU和内存中的信息保留到非易失性内存（NVRAM，Non-volatile memory）中，并在系统电源恢复后将存在于非易失性内存中的信息快速恢复到系统主内存DDR中，实现系统恢复到断电前状态。

本实用新型的技术方案如下：

一种基于非易失性内存的全系统断电恢复设备，包括以下功能模块：

一个系统电源状态监控模块，分别与系统电源、系统CPU、复合式控制器以及大容量电容组相连接，用于监视系统电源是否处于断电瞬间，并在系统电源断电瞬间向系统CPU、复合式控制器以及大容量电容组发送请求或指令；

一个大容量电容组，分别与系统电源状态监控模块、闪存模块组合以及系统主内存相连接，用于在系统断电后接受系统电源状态监控模块的指令，为闪存模块组合和系统主内存提供短暂电源，并将系统主内存中的数据存入闪存模块组合中；

一个复合式控制器，分别与系统电源状态监控模块、闪存模块组合以及系统主内存相连接，用于在系统断电瞬间和来电瞬间接受系统电源状态监控模块的指令，控制系统主内存和闪存模块组合中的数据相互读取移动；

一个闪存模块组合，分别与系统主内存、大容量电容组以及复合式控制器相连接；所述闪存模块组合是非易失性内存，可在无电源供给情况下仍然保留存于其中的数据。

本实用新型的有益技术效果是：

本实用新型的无电池型非易失性内存提供了一种高性能的可靠的数据保护与恢复机制。闪存模块组合Nand Flash对于计算机系统而言非透明，系统信息中不会显示Flash信息。Flash作用是在系统掉电瞬间备份存在于系统主内存DDR中的数据。当主电源恢复时候，可以选择性地从Flash将数据载入系统主内存DDR，这种具体操作不但是系统主内存DDR memory模块本地操作，而且系统CPU不参与数据的搬移，本实用新型的性能、管理、维护相对于当前的其他方案都实现明显提升。

附图说明

图1是本实用新型的结构框图。

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步说明。

如图1所示，本实用新型设备的硬件包括系统电源状态监控模块（Power Failure Monitor）1、大容量电容组（Super Capacitor Modules）2、复合式控制器（Fusionmem controller）3以及闪存模块组合（Nand Flash Modules）4四个部分。

系统电源状态监控模块1的作用是监视计算机的系统电源（PSU）是否处于断电瞬间。大容量电容组2是在系统断电后为闪存模块组合4和系统主内存（DDR DIMM）提供短暂电源，将系统主内存中的数据存入闪存模块组合4中；大容量电容组2的组件还可包括充放电和电容健康状态监视逻辑和电路。大容量电容组2仅为系统主内存和闪存模块组合4供电，不为系统供电。复合式控制器3是在系统断电瞬间和来电瞬间控制系统主内存和闪存模块组合4中的数据相互读取移动。闪存模块组合4是NVRAM，在无电源供给情况下仍然可以保留存于其中的数据。

以下结合图1说明本实用新型的工作原理：

系统断电时的保护机制为：

步骤1：系统断电瞬间，系统电源（PSU）输出电压下降，系统电源状态监控模块1判断到系统电源丢失。系统电源在完全丢失前有大约数十到几百毫秒转换期间，系统还处于工作状态。

步骤2：系统电源状态监控模块1发出系统信息，通知系统CPU将其缓存中的数据写入系统主内存（DDR DIMM），并通过系统DDR控制器（Host DDR DIMM controller）将系统CPU的寄存器的状态写入系统主内存。这个过程目前技术需要1~10毫秒量级。（注：CPU内置多级缓存，如L1/L2/L3等；此外CPU内还包括数十个到数百个寄存器）。

步骤3：复合式控制器3切断系统主内存（DDR DIMM）与主板间的电源通道，开始转向由大容量电容组2供电。复合式控制器3将系统主内存（DDR DIMM）中的数据存入闪存模块组合4中。这个过程根据系统大小，在数秒到数分钟量级。在数据保留完整后，将闪存模块组合4中的数据状态标记为有效。

与此相应的，系统来电时的恢复机制为：

步骤4：BIOS或操作系统Boot Loader鉴别闪存模块组合4中数据状态标志，如果数据状态标志为无效，则从硬盘启动，跳过下面所有操作。如果数据状态标志为有效，则启动一恢复程序，告知复合式控制器3将闪存模块组合4中的数据恢复到系统主内存（DDR DIMM）中。

步骤5：恢复存在于系统主内存（DDR DIMM）中的CPU寄存器（Register）值，以及缓存。

步骤6：重置外设状态。

步骤7：标记闪存模块组合4中的数据状态为无效。

步骤8：恢复系统至断电前状态。

以上所述的仅是本实用新型的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。 

Claims (1)

1.一种基于非易失性内存的全系统断电恢复设备，其特征在于包括以下功能模块：

一个系统电源状态监控模块，分别与系统电源、系统CPU、复合式控制器以及大容量电容组相连接，用于监视系统电源是否处于断电瞬间，并在系统电源断电瞬间向系统CPU、复合式控制器以及大容量电容组发送请求或指令；

一个大容量电容组，分别与系统电源状态监控模块、闪存模块组合以及系统主内存相连接，用于在系统断电后接受系统电源状态监控模块的指令，为闪存模块组合和系统主内存提供短暂电源，并将系统主内存中的数据存入闪存模块组合中；

一个复合式控制器，分别与系统电源状态监控模块、闪存模块组合以及系统主内存相连接，用于在系统断电瞬间和来电瞬间接受系统电源状态监控模块的指令，控制系统主内存和闪存模块组合中的数据相互读取移动；

一个闪存模块组合，分别与系统主内存、大容量电容组以及复合式控制器相连接；所述闪存模块组合是非易失性内存，可在无电源供给情况下仍然保留存于其中的数据。

Images