CN202549251U

CN202549251U - 一种led显示屏消隐控制电路及led驱动芯片

Info

Publication number: CN202549251U
Application number: CN2012200654882U
Authority: CN
Inventors: 李照华; 石磊; 符传汇; 陈克勇; 吕苏谊; 胡富斌
Original assignee: Shenzhen Mingwei Electronic Co Ltd
Current assignee: Shenzhen Mingwei Electronic Co Ltd
Priority date: 2012-02-27
Filing date: 2012-02-27
Publication date: 2012-11-21
Anticipated expiration: 2022-02-27

Abstract

本实用新型属于LED驱动控制领域，提供了一种LED显示屏消隐控制电路及LED驱动芯片。在本实用新型中，通过采用包括时序控制模块和消隐模块的LED显示屏消隐控制电路，在LED显示屏行扫描过程中，消隐模块于每两行的扫描时间空隙对LED显示屏各列线的寄生电容进行充电，以达到有效地消除拖影现象的目的，同时使驱动电路模块对LED显示屏中各列LED实现精确的恒流控制，提高了LED显示屏的图像显示质量，从而解决了现有技术所存在的无法对LED实现精确的恒流控制，导致LED显示屏的显示质量低的问题。

Description

一种LED显示屏消隐控制电路及LED驱动芯片

技术领域

本实用新型属于LED驱动控制领域，尤其涉及一种LED显示屏消隐控制电路及LED驱动芯片。

背景技术

随着LED显示屏越来越广泛地应用于我们的日常生活与工作，人们对LED显示屏的要求也越来越高，高刷新率和大尺寸是大部分用户所要求的。然而，高刷新率和大尺寸会导致图像显示的清晰度降低，而引发图像清晰度的主要原因是LED显示屏的行线和列线上存在寄生电容，在行扫描过程中，如果电流消隐无法得到很好的控制，则会出现拖影显示现象，严重影响图像的清晰度。

针对上述问题，现有技术提供了一种消隐电路，其通过在LED显示屏的每一列线上添加一个上拉电阻，在行扫描过程中提前给寄生电容充电，进而消除拖影现象的发生，以提高图像显示的清晰度。然而，现有技术却因为添加了上拉电阻而在行显示时间内增大了功耗，增加了成本，同时使LED的工作电流无法得到精确的恒流控制，影响了LED显示屏的显示一致性，降低了LED显示屏的显示质量。因此，现有技术存在无法对LED实现精确的恒流控制，导致LED显示屏的显示质量低的问题。

实用新型内容

本实用新型的目的在于提供一种LED显示屏消隐控制电路，旨在解决现有技术所存在的无法对LED实现精确的恒流控制，导致LED显示屏的显示质量低的问题。

本实用新型是这样实现的，一种LED显示屏消隐控制电路，与直流电源、驱动电路模块以及外部主控装置相连接，所述LED显示屏消隐控制电路包括：

输入端与所述外部主控装置的使能信号端相连接，第一输出端接所述驱动电路模块的使能端，对从所述外部主控装置输出的使能控制信号进行时序处理，并通过所述第一输出端控制所述驱动电路模块的工作状态的时序控制模块；

控制端接所述时序控制模块的第二输出端，输入端接所述直流电源的输出端，输出端同时与所述驱动电路模块的输出端及LED显示屏的控制端相连接，根据所述时序控制模块的第二输出端的输出电平对LED显示屏各列线的寄生电容进行充电的消隐模块。

本实用新型的另一目的还在于提供一种LED驱动芯片，所述LED驱动芯片包括驱动电路模块和LED显示屏消隐控制电路，所述LED显示屏消隐控制电路与直流电源、所述驱动电路模块以及外部主控装置相连接，所述LED显示屏消隐控制电路包括：

在本实用新型中，通过采用包括所述时序控制模块和所述消隐模块的LED显示屏消隐控制电路，在LED显示屏行扫描过程中，消隐模块于每两行的扫描时间空隙对LED显示屏各列线的寄生电容进行充电，以达到有效地消除拖影现象的目的，同时使驱动电路模块对LED显示屏中各列LED实现精确的恒流控制，提高了LED显示屏的图像显示质量，从而解决了现有技术所存在的无法对LED实现精确的恒流控制，导致LED显示屏的显示质量低的问题。

附图说明

图1是本实用新型第一实施例提供的LED显示屏消隐控制电路的模块结构图；

图2是本实用新型第二实施例提供的LED显示屏消隐控制电路的示例电路结构图；

图3是本实用新型第二实施例提供的LED显示屏消隐控制电路的工作进程时序图；

图4是本实用新型第三实施例提供的LED显示屏消隐控制电路的示例电路结构图；

图5是本实用新型第三实施例提供的LED显示屏消隐控制电路的工作进程时序图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

在本实用新型实施例中，通过采用包括时序控制模块和消隐模块的LED显示屏消隐控制电路，在LED显示屏行扫描过程中，消隐模块于每两行的扫描时间空隙对LED显示屏各列线的寄生电容进行充电，以达到有效地消除拖影现象的目的，同时使驱动电路模块对LED显示屏中各列LED实现精确的恒流控制，提高了LED显示屏的图像显示质量。

以下结合具体实施例对LED显示屏消隐控制电路的具体实现进行详细描述：

实施例一：

图1示出了本实用新型第一实施例提供的LED显示屏消隐控制电路的模块结构图，为了便于说明，仅示出了与本实用新型第一实施例相关的部分，详述如下：

LED显示屏消隐控制电路100与直流电源200、驱动电路模块300以及外部主控装置400相连接，LED显示屏消隐控制电路100包括：

输入端与外部主控装置400的使能信号端相连接，第一输出端接驱动电路模块300的使能端，对从外部主控装置400输出的使能控制信号进行时序处理，并通过第一输出端控制驱动电路模块300的工作状态的时序控制模块101。

控制端接时序控制模块101的第二输出端，输入端接直流电源200的输出端，输出端接同时与驱动电路模块300的输出端及LED显示屏600的控制端相连接，根据时序控制模块101的第二输出端的输出电平对LED显示屏各列线的寄生电容进行充电的消隐模块102。

在本实用新型实施例中，外部主控装置400还与译码驱动电路500相连接，译码驱动电路500的各个行选端与LED显示屏600的各个行控制端一一对应相连接，译码驱动电路500用于根据外部主控装置400输出的选通指令开启 LED显示屏600中某一行的LED。

实施例二：

图2示出了本实用新型第二实施例提供的LED显示屏消隐控制电路的示例电路结构图，为了便于说明，仅示出了与本实用新型第二实施例相关的部分，详述如下：

作为本实用新型一实施例，时序控制模块101包括：

第一或非门U1、第一反相器INV1、第一缓存器BUF1、第二缓存器BUF2及与非门U2；

第一或非门U1的第一输入端1为时序控制模块101的输入端，第一或非门U1的输出端接第一反相器INV1的输入端，第一反相器INV1的输出端为时序控制模块101的第一输出端，第一缓存器BUF1的输入端接第一或非门U1的第一输入端1，第一缓存器BUF1的输出端同时与第一或非门U1的第二输入端2及第二缓存器BUF2的输入端相连接，与非门U2的第一输入端1和第二输入端2分别与第二缓存器BUF2的输出端和第一缓存器BUF1的输入端相连接，与非门U2的输出端为时序控制模块101的第二输出端。

作为本实用新型一实施例，消隐模块102包括多个PMOS管，该多个PMOS管的栅极共接形成消隐模块102的控制端，该多个PMOS管的源极共接形成消隐模块102的输入端，该多个PMOS管中的每个PMOS管的漏极共同构成消隐模块102的输出端。

在本实用新型实施例中，消隐模块102中的PMOS管的个数取决于驱动电路模块300所连接的LED显示屏600的列线数量，即当LED显示屏600中的列线数量为n，则消隐模块102中PMOS管的个数为n（n为正整数），每一个PMOS管的漏极对应连接LED显示屏600的每一列线。在图2中，从左往右起为PMOS管Mp1至PMOS管Mpn，PMOS管Mp1至PMOS管Mpn的漏极分别与LED显示屏600的列线1至列线n一一对应相连接。LED显示屏600的列线1至列线n共同构成LED显示屏600的控制端，驱动电路模块300的驱动端OUT1至驱动端OUTn共同构成其输出端。

在本实用新型实施例中，外部主控装置400的使能信号端输出的使能信号分为高电平和低电平两种，其中，高电平为无效使能信号，低电平为有效使能信号。

以下结合具体例子对LED显示屏消隐控制电路的工作原理进行详细说明：

例如，在LED显示屏600的顺序行扫描过程中，外部主控装置400发送指令命令译码驱动电路500开启LED显示屏600的第一行，将该行的电压拉高至直流电源200的输出电压值，然后外部主控装置400通过其使能信号端输出有效使能信号（低电平）至时序控制模块101，则与非门U2的第二输入端2为低电平输入，而由于第一缓存器BUF1（延时时间为T1）和第二缓存器BUF2（延时时间为T2）对有效使能信号进行了延时，所以此时与非门U2的第一输入端1维持前一时刻的高电平输入，则其输出端输出高电平控制消隐模块102中的所有PMOS管截止（当T1+T2时间段结束时，与非门U2的第一输入端1与第二输入端2均输入低电平，其输出端维持高电平输出，所有PMOS管维持截止状态）。在所有PMOS管开始截止的同时，第一或非门U1的第一输入端1为低电平输入，而由于第一缓存器BUF1对有效使能信号延时了T1时间段，所以此时第一或非门U1的第二输入端2维持前一时刻的高电平输入，则其输出端输出低电平，该低电平通过第一反相器INV1后变为高电平以控制驱动电路模块300维持所有的驱动端的关闭状态，待到T1时间段结束时，第一或非门U1的第二输入端2变为低电平输入，第一反相器INV1才输出低电平，进而开启驱动电路模块300的驱动端OUT1至OUTn，从而使LED显示屏第一行的LED按照预设的发光效果实现点亮显示。

在有效使能信号（低电平）的输出时间段结束时，外部主控装置400输出无效使能信号（高电平）至时序控制模块101，则第一或非门U1的第一输入端变为高电平输入，由于第一缓存器BUF1会对无效使能信号延时T1时间段，所以此时或非门U1的第二输入端2维持前一时刻的低电平输入，其输出端输出低电平，该低电平通过第一反相器INV1后变为高电平以控制驱动电路模块300关闭其驱动端OUT1至OUTn（当T1时间段结束时，或非门U1的第一输入端1与第二输入端2均输入高电平，其输出端维持低电平输出，第一反相器INV1也维持高电平输出，则驱动电路模块300的驱动端OUT1至OUTn维持关闭状态）。在驱动电路模块300的驱动端OUT1至OUTn开始进入关闭状态时，与非门U2的第二输入端2为高电平输入，而由于第一缓存器BUF1（延时时间为T1）和第二缓存器BUF2（延时时间为T2）对无效使能信号进行了延时，所以此时与非门U2的第一输入端1维持前一时刻的低电平输入，则其输出端继续输出高电平使消隐模块102中的所有PMOS管维持截止状态，待到T1+T2时间段结束时，与非门U2的第一输入端1变为高电平输入，则其输出端输出低电平控制消隐模块102中的所有PMOS管导通，从而使所有PMOS管一一对应地对LED显示屏600各列线的寄生电容充电，并在开启LED显示屏600的第二行之前，将各列线的寄生电容电压拉高至电压值VDD（VDD为直流电源200的输出电压），以实现消除拖影的目的。

在第一行LED显示结束后，外部主控装置400会发出指令命令译码驱动电路500开启第二行LED，整个LED显示屏消隐控制电路又开始按照上述工作过程对LED显示屏600各列线的寄生电容进行充电以达到消除拖影的目的。

图3示出了本实用新型第二实施例提供的LED显示屏消隐控制电路与上述工作原理相对应的工作进程时序图，其中，FL为LED显示屏600第一行的开启电平信号，SL为LED显示屏600第二行的开启电平信号（FL与SL均为译码驱动电路500根据外部主控装置400的指令所输出的以开启LED显示屏某一行LED的电平信号），OE为外部主控装置400的使能信号端输出的使能信号，PMOS为消隐模块102中所有PMOS管的栅极电平，OUT为驱动电路模块300的使能端所接收到的电平信号。

实施例三：

图4示出了本实用新型第三实施例提供的LED显示屏消隐控制电路的示例电路结构图，为了便于说明，仅示出了与本实用新型第三实施例相关的部分，详述如下：

作为本实用新型一实施例，时序控制模块101包括：

第二或非门U3、第二反相器INV2、第三缓存器BUF3、第四缓存器BUF4及与门U4；

第二或非门U3的第一输入端1为时序控制模块101的输入端，第二或非门U3的输出端接第二反相器INV2的输入端，第二反相器INV2的输出端为时序控制模块101的第一输出端，第三缓存器BUF3的输入端接第二或非门U3的第一输入端1，第三缓存器BUF3的输出端同时与第二或非门U3的第二输入端2及第四缓存器BUF4的输入端相连接，与门U4的第一输入端1和第二输入端2分别与第四缓存器BUF4的输出端和第三缓存器BUF3的输入端相连接，与门U4的输出端为时序控制模块101的第二输出端。

其中，第三缓存器BUF3和第四缓存器BUF4两者的延时时间分别与本实用新型第二实施例中第一缓存器BUF1的延时时间T1和第二缓存器BUF2的延时时间T2相同。

作为本实用新型一实施例，消隐模块102包括多个NMOS管，该多个NMOS管的栅极共接形成消隐模块102的控制端，该多个NMOS管的漏极共接形成消隐模块102的输入端，该多个NMOS管中的每个NMOS管的源极共同构成消隐模块102的输出端。

在本实用新型实施例中，消隐模块102中的NMOS管的个数取决于驱动电路模块300所连接的LED显示屏600的列线数量，即当LED显示屏600中的列线数量为k，则消隐模块102中NMOS管的个数为k（k为正整数），每一个NMOS管的漏极对应连接LED显示屏600的每一列线。在图4中，从左往右起为NMOS管Mn1至NMOS管Mnk，NMOS管Mn1至NMOS管Mnk的源极分别与LED显示屏的列线1至列线k一一对应相连接。LED显示屏600的列线1至列线k共同构成LED显示屏600的控制端，驱动电路模块300的驱动端OUT1至驱动端OUTk共同构成其输出端。

例如，在LED显示屏600的顺序行扫描过程中，外部主控装置400发送指令命令译码驱动电路500开启LED显示屏600的第一行，将该行的电压拉高至直流电源200的输出电压值，然后外部主控装置400通过其使能信号端输出有效使能信号（低电平）至时序控制模块101，则与门U4的第二输入端2为低电平输入，而由于第三缓存器BUF3（延时时间为T1）和第四缓存器BUF4（延时时间为T2）对有效使能信号进行了延时，所以此时与门U4的第一输入端1维持前一时刻的高电平输入，则其输出端输出低电平控制消隐模块102中的所有NMOS管截止（当T1+T2时间段结束时，与门U4的第一输入端1与第二输入端2均输入低电平，其输出端维持低电平输出，所有NMOS管维持截止状态）。在所有NMOS管开始截止的同时，第二或非门U3的第一输入端1为低电平输入，而由于第三缓存器BUF3对有效使能信号延时了T1时间段，所以此时第二或非门U3的第二输入端2维持前一时刻的高电平输入，则其输出端输出低电平，该低电平通过第二反相器INV2后变为高电平以控制驱动电路模块300维持所有的驱动端的关闭状态，待到T1时间段结束时，第二或非门U3的第二输入端2变为低电平输入，第二反相器INV2才输出低电平，进而开启驱动电路模块300的驱动端OUT1至OUTk，从而使LED显示屏600第一行的LED按照预设的发光效果实现点亮显示。

在有效使能信号（低电平）的输出时间段结束时，外部主控装置400输出无效使能信号（高电平）至时序控制模块101，则第二或非门U3的第一输入端变为高电平输入，由于第三缓存器BUF3会对无效使能信号延时T1时间段，所以此时第二或非门U3的第二输入端2维持前一时刻的低电平输入，其输出端输出低电平，该低电平通过反相器INV1后变为高电平以控制驱动电路模块300关闭其驱动端OUT0至OUTk（当T1时间段结束时，第二或非门U3的第一输入端1与第二输入端2均输入高电平，其输出端维持低电平输出，第二反相器INV2也维持高电平输出，则驱动电路模块300的驱动端OUT1至OUTk维持关闭状态）。在驱动电路模块300的驱动端OUT1至OUTk开始进入关闭状态时，与门U4的第二输入端2为高电平输入，而由于第三缓存器BUF3（延时时间为T1）和第四缓存器BUF4（延时时间为T2）对无效使能信号进行了延时，所以此时与门U4的第一输入端1维持前一时刻的低电平输入，则其输出端继续输出低电平使消隐模块102中的所有NMOS管维持截止状态，待到T1+T2时间段结束时，与门U4的第一输入端1变为高电平输入，则其输出端输出高电平控制消隐模块102中的所有NMOS管导通，从而使所有NMOS管一一对应地对LED显示屏600各列线的寄生电容充电，并在开启LED显示屏600的第二行之前，将各列线的寄生电容电压拉高至电压值V（V=VDD-Vth，VDD为直流电源200的输出电压，Vth为NMOS管的阈值电压），以实现消除拖影的目的。

在第一行LED显示结束后，外部主控装置400会发出指令命令译码驱动电路500开启第二行LED，整个LED显示屏消隐控制电路100又开始按照上述工作过程对LED显示屏600各列线的寄生电容进行充电。

图5是本实用新型第三实施例提供的LED显示屏消隐控制电路与上述工作原理相对应的工作进程时序图，其中，FL为LED显示屏600第一行的开启电平信号，SL为LED显示屏600第二行的开启电平信号（FL与SL均为译码驱动电路500根据外部主控装置400的指令所输出的以开启LED显示屏某一行LED的电平信号），OE为外部主控装置400的使能信号端输出的使能信号，NMOS为消隐模块102中所有NMOS管的栅极电平，OUT为驱动电路模块300的使能端所接收到的电平信号。

在本实用新型实施例中，采用PMOS管或NMOS管构成的消隐模块102对LED显示屏各列线的寄生电容充电以消除拖影，既减少了整个电路系统的功耗，又节约了成本，全面提升了LED显示屏消隐控制电路的可靠性和稳定性。

本实用新型实施例的另一目的还在于提供一种LED驱动芯片，该LED驱动芯片包括驱动电路模块和LED显示屏消隐控制电路，LED显示屏消隐控制电路与直流电源、驱动电路模块以及外部主控装置相连接，该LED显示屏消隐控制电路包括：

输入端与外部主控装置的使能信号端相连接，第一输出端接驱动电路模块的使能端，对从外部主控装置输出的使能控制信号进行时序处理，并通过第一输出端控制所述驱动电路模块的工作状态的时序控制模块；

控制端接时序控制模块的第二输出端，输入端接直流电源的输出端，输出端同时与驱动电路模块的输出端及LED显示屏的控制端相连接，根据时序控制模块的第二输出端的输出电平对LED显示屏各列线的寄生电容进行充电的消隐模块。

其中，时序控制模块与消隐模块的具体电路结构与本实用新型第二实施例和第三实施例所提供的电路结构相同，因此不再赘述。

在本实用新型实施例中，通过采用包括时序控制模块和消隐模块的LED显示屏消隐控制电路，在LED显示屏行扫描过程中，消隐模块于每两行的扫描时间空隙对LED显示屏各列线的寄生电容进行充电，以达到有效地消除拖影现象的目的，同时使驱动电路模块对LED显示屏中各列LED实现精确的恒流控制，提高了LED显示屏的图像显示质量，从而解决了现有技术所存在的无法对LED实现精确的恒流控制，导致LED显示屏的显示质量低的问题。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种LED显示屏消隐控制电路，与直流电源、驱动电路模块以及外部主控装置相连接，其特征在于，所述LED显示屏消隐控制电路包括：

2.如权利要求1所述的LED显示屏消隐控制电路，其特征在于，所述时序控制模块包括：

第一或非门、第一反相器、第一缓存器、第二缓存器及与非门；

所述第一或非门的第一输入端为所述时序控制模块的输入端，所述第一或非门的输出端接所述第一反相器的输入端，所述第一反相器的输出端为所述时序控制模块的第一输出端，所述第一缓存器的输入端接所述第一或非门的第一输入端，所述第一缓存器的输出端同时与所述第一或非门的第二输入端及所述第二缓存器的输入端相连接，所述与非门的第一输入端和第二输入端分别与所述第二缓存器的输出端和所述第一缓存器的输入端相连接，所述与非门的输出端为所述时序控制模块的第二输出端。

3.如权利要求1所述的LED显示屏消隐控制电路，其特征在于，所述时序控制模块包括：

第二或非门、第二反相器、第三缓存器、第四缓存器及与门；

所述第二或非门的第一输入端为所述时序控制模块的输入端，所述第二或非门的输出端接所述第二反相器的输入端，所述第二反相器的输出端为所述时序控制模块的第一输出端，所述第三缓存器的输入端接所述第二或非门的第一输入端，所述第三缓存器的输出端同时与所述第二或非门的第二输入端及所述第四缓存器的输入端相连接，所述与门的第一输入端和第二输入端分别与所述第四缓存器的输出端和所述第三缓存器的输入端相连接，所述与门的输出端为所述时序控制模块的第二输出端。

4.如权利要求1所述的LED显示屏消隐控制电路，其特征在于，所述消隐模块包括多个PMOS管，所述多个PMOS管的栅极共接形成所述消隐模块的控制端，所述多个PMOS管的源极共接形成所述消隐模块的输入端，所述多个PMOS管中的每个PMOS管的漏极共同构成所述消隐模块的输出端。

5.如权利要求1所述的LED显示屏消隐控制电路，其特征在于，所述消隐模块包括多个NMOS管，所述多个NMOS管的栅极共接形成所述消隐模块的控制端，所述多个NMOS管的漏极共接形成所述消隐模块的输入端，所述多个NMOS管中的每个NMOS管的源极共同构成所述消隐模块的输出端。

6.一种LED驱动芯片，其特征在于，所述LED驱动芯片包括驱动电路模块和LED显示屏消隐控制电路，所述LED显示屏消隐控制电路与直流电源、所述驱动电路模块以及外部主控装置相连接，所述LED显示屏消隐控制电路包括：

7.如权利要求6所述的LED驱动芯片，其特征在于，所述时序控制模块包括：

8.如权利要求6所述的LED驱动芯片，其特征在于，所述时序控制模块包括：

9.如权利要求6所述的LED驱动芯片，其特征在于，所述消隐模块包括多个PMOS管，所述多个PMOS管的栅极共接形成所述消隐模块的控制端，所述多个PMOS管的源极共接形成所述消隐模块的输入端，所述多个PMOS管中的每个PMOS管的漏极共同构成所述消隐模块的输出端。

10.如权利要求6所述的LED驱动芯片，其特征在于，所述消隐模块包括多个NMOS管，所述多个NMOS管的栅极共接形成所述消隐模块的控制端，所述多个NMOS管的漏极共接形成所述消隐模块的输入端，所述多个NMOS管中的每个NMOS管的源极共同构成所述消隐模块的输出端。