CN202473186U - 一种显示屏列扫描驱动平台 - Google Patents

Abstract

本实用新型公开了一种显示屏列扫描驱动平台。本实用新型的包括：控制单元和块处理单元，具体通过选择分块数目、驱动I/O的数目以及数据时钟周期使得I/O数目，I/O输出数据速率，块的转换速率达到最佳平衡，能够满足显示屏显示所需的要求；通过将屏分块处理后，实现了对管脚分时复用，在一个时刻只驱动一个块，因而降低了所需管脚的数目。本实用新型的显示屏列扫描驱动平台能大大降低可编程芯片输出扫描驱动信号的管脚，同时又能保持扫描驱动的灵活性，因而能够有力的支撑高性能显示屏的开发。

Description

一种显示屏列扫描驱动平台

技术领域

本实用新型属于显示驱动技术领域，具体涉及一种显示屏列扫描驱动平台的设计。

背景技术

OLED(Organic Light-Emitting Diode)显示屏被视为下一代最具潜力的新型平面显示技术，它具备了许多LCD不可比拟的优势。

驱动技术作为OLED显示的核心技术之一，是成功开发高性能OLED的关键，而专用驱动IC的设计往往远远滞后于显示屏的开发，且费用较高，成为制约OLED厂家发展的因素。因此开发OLED驱动平台并自己掌握平台的设计技术，为研究OLED驱动技术提供软硬件支撑，是开放OLED必须具备的核心能力之一。

下面先对OLED驱动原理作一说明：同LCD平面显示一样，图像被一场一场送到OLED屏进行显示，为避免显示画面闪烁，图像必须保持一定的频率，场与场间用同步信号进行同步(如图1所示)。对每场图像源，图像数据被一行一行送往显示屏，行与行间用同步信号进行同步。对每行图像源，就OLED而言，在行同步有效后，扫描信号有效(OLED基本的像素单元如图2所示)，图2中的晶体管T1导通，这使得T2的状态由数据线电压决定。电容Cs使得在扫描结束后，T2状态保持在扫描时电容完成充放电后的状态。OLED像素单元的结构，决定了在每行扫描阶段，图像数据需全部被送到数据线。一行数据显示完成后，接着进行下一行的扫描显示，直至完成一场数据的显示。

由上可知，要驱动OLED进行正常显示，控制单元必须在一场时间内完成对所有OLED像素行的扫描，并且在扫描期间，送出相应的数据，以控制显示单元的灰阶。因此OLED的驱动要完成的任务，一是控制扫描信号和数据信号的时序，一是要生成驱动OLED进行显示所需的电压。前者通常由数字电路完成，后者通常由模拟电路完成。

OLED的驱动电压一般在10V左右，数据信号和扫描信号均为数字信号，而数字信号的电压一般在3V左右，因此数据信号和扫描信号必须经过数模转换和电平转换，才能够驱动OLED显示单元进行显示。对OLED驱动任务，在OLED屏成熟后，可由专用芯片完成，芯片是数模混合芯片。但在处于开发OLED显示屏阶段，芯片开发是滞后的，因此数字部分需由可编程芯片如FPGA来完成；模拟部分通常采用DC-DC和D/A及其它一些模拟电路来完成(可编程芯片与OLED屏的连接如图3所示)。由于控制OLED显示的扫描线和数据线随着屏分辨率的提高其量非常巨大，因此在数模电路分开后，其对可编程芯片接口的要求非常大，如分辨率为320X240 AMOLED显示屏，有320根扫描线，720根数据线。如果显示单元有256灰阶变化，则由可编程芯片向每根数据线的D/A输出的数据信号为8位，即8个可编程芯片管脚驱动一根数据线，加上扫描管脚，要驱动该AMOLED屏，所需的可编程管脚将达到6080根，管脚数目较多，实现复杂。因此，要实现OLED显示屏的驱动，必须改变驱动方法和平台，降低驱动所需的接口管脚。

实用新型内容

本实用新型的目的是为了解决现有的OLED显示屏驱动存在的上述问题，提出了一种显示屏列扫描驱动平台。

本实用新型的技术方案为：一种显示屏列扫描驱动平台，包括：控制单元和块处理单元，所述控制单元在时钟控制下逐一向块处理单元送出列数据信号；所述块处理单元的数目为n，每个块处理单元内有m根数据线，每根数据线由x个输出I/O口进行驱动，总的驱动I/O口数目为y；显示图像的像素时钟频率为f_p，时钟的频率为f，块处理单元的转换频率为f_c，所述x、y、f_p、f_c、m，n和f满足如下关系：

$\left\{\begin{array}{cc}m*n=c& \left(1\right)\\ y=m*x& \left(2\right)\\ f=n/t& \left(3\right)\\ \frac{3f_p}{m}\≤f\≤f_c& \left(4\right)\end{array}\right.$

其中，式(1)中c表示显示屏总的数据线，c、f_p、f_c和t由显示屏显示图像的属性和块处理单元的属性预先确定，通过式(1)、(3)、(4)确定m，n和f，即能确定处理单元的大小，以及时钟的频率f。

进一步的，所述块处理单元具体为：D/A转换单元。

进一步的，所述块处理单元具体为：电平转换单元。

作为一种优选方案，所述屏列扫描驱动平台还包括数字译码单元和模拟译码单元，所述控制单元用于对扫描输出信号进行编码；所述数字译码单元对经过编码的信号进行一次数字译码，所述模拟译码单元对数字译码后的数字信号进行一次模拟译码，模拟译码单元的模拟译码输出的扫描信号直接送往显示屏的行扫描线。

本实用新型的有益效果：本实用新型的显示屏列扫描驱动平台通过选择分块数目、驱动I/O的数目以及数据时钟周期使得I/O数目，I/O输出数据速率，块的转换速率达到最佳平衡，能够满足显示屏显示所需的要求；通过将屏分块处理后，实现了对管脚分时复用，在一个时刻只驱动一个块，因而降低了所需管脚的数目。本实用新型的显示屏列扫描驱动平台能大大降低可编程芯片输出扫描驱动信号的管脚，同时又能保持扫描驱动的灵活性，因而能够有力的支撑高性能显示屏的开发。

说明书附图

图1为平面显示原理示意图。

图2为基本的有源OLED像素单元示意图。

图3为现有的可编程芯片与OLED屏的连接示意图。

图4为本实用新型的显示屏列扫描驱动平台的结构示意图。

图5为实施例中列扫描驱动平台设计1。

图6为实施例中列扫描驱动平台设计2。

图7为实施例中列数据分块示意图。

图8为实施例中AMOLED320x240驱动平台设计实现。

图9为实施例中320x240x3AOLED行扫描驱动中数字译码示意图。

具体实施方式

下面结合附图和具体的实施方式对本实用新型作进一步的阐述。

本实用新型的显示屏列扫描驱动平台，如图4所示，包括：控制单元和块处理单元，所述控制单元在时钟控制下逐一向块处理单元送出列数据信号；所述块处理单元的数目为n，每个块处理单元内有m根数据线，每根数据线由x个输出I/O口进行驱动，总的驱动I/O口数目为y；显示图像的像素时钟频率为f_p，时钟的频率为f，块处理单元的转换频率为f_c，所述x、y、f_p、f_c、m，n和f满足如下关系：

$\left\{\begin{array}{cc}m*n=c& \left(1\right)\\ y=m*x& \left(2\right)\\ f=n/t& \left(3\right)\\ \frac{3f_p}{m}\≤f\≤f_c& \left(4\right)\end{array}\right.$

其中，式(1)中c表示显示屏总的数据线，c、f_p、f_c和t由显示屏显示图像的属性和块处理单元的属性预先确定，通过式(1)、(3)、(4)确定m，n和f，即能确定处理单元的大小，以及时钟的频率f。数据是由时钟控制的，时钟的频率为f，这里的时钟的频率f即为：I/O口的数据输出频率。

这里，块处理单元具体为：D/A转换单元(如图5的设计平台1所示)，或者电平转换单元(如图6的设计平台2所示)。

本实用新型的显示驱动属于流水作业，因此单位时间内编码控制芯片接收到的图像数据总量与输出到屏上的数据总量相等，即要求

所述的显示屏具体为OLED屏。本领域的技术人员可以看出，这里的显示屏列扫描驱动方法也可以用于其它显示屏的驱动。

作为一种优选方案，如图4所示，所述屏列扫描驱动平台还包括数字译码单元和模拟译码单元，所述控制单元用于对扫描输出信号进行编码；所述数字译码单元对经过编码的信号进行一次数字译码，所述模拟译码单元对数字译码后的数字信号进行一次模拟译码，模拟译码单元的模拟译码输出的扫描信号直接送往显示屏的行扫描线。

在优选方案中，驱动平台的行扫描驱动通过编码、译码、再译码完成对显示屏的驱动，能够灵活而有效的实现对任意尺寸任意驱动要求的显示屏的扫描驱动。控制单元具体通过可编程芯片实现。可编程芯片配置电路和SDRAM为可编程芯片的外围电路，首先在可编程芯片内对扫描输出信号进行编码，缩小可编程芯片对扫描输出的管脚；然后对经过编码的信号进行一次数字译码，之后再对数字信号进行一次模拟译码，模拟译码输出的扫描信号直接送往OLED屏扫描线，从而完成对OLED屏的扫描驱动。

数字译码单元可由可编程芯片完成，模拟译码单元可选择模拟多路选择器如ADG506A来完成，如果模拟译码单元输出电压不能满足OLED电压的需求，则可在模拟译码单元后增加电平变换电路。

如图5所示，可编程芯片1实现OLED屏行列驱动时序，行扫描驱动采用编码——译码——再译码实现，本平台的行驱动均采用这个思想实现。对于列驱动根据显示方式的不同，可以有图5、图6两种不同的设计。

如图5所示，对列扫描数据线进行分块，在整个扫描时间内控制单元逐一向各个块送出显示数据，但在同一时刻控制芯片仅向一个块送显示数据，因此与控制单元相连的管脚数目仅为驱动一个块的数据线所需的管脚数目，采用这种分块驱动的方法就能降低控制单元驱动输出管脚。然而根据串并转换的思想，这个操作势必提高控制单元I/O口输出数据速度，但数据输出速度如果太快，块(block)中数模转换或电平转换的速度则可能跟不上，因此块的大小，必须满足一定的量度，可通过如下的关系式，确定这个量度。

如图7所示，设一行的扫描时间为t，将数据线分为若干个块，每个块选通时间相同，即为t/n，其中，n为分块数目，设每个块内有m根数据线，每根数据线由x个输出I/O口进行驱动，总的驱动I/O口数目为y；显示图像像素时钟频率为f_p，控制芯片I/O口的数据输出频率为f，D/A转换单元或者电平转换单元的频率为f_c，则平台要正常工作，须满足如下的关系：

$\left\{\begin{array}{cc}m*n=c& \left(1\right)\\ y=m*x& \left(2\right)\\ f=n/t& \left(3\right)\\ \frac{3f_p}{m}\≤f\≤f_c& \left(4\right)\end{array}\right.$

其中，式(1)中c表示显示屏总的数据线，为常数。f_p在屏分辨率和帧频确定后即能确定，f_c在数模或者电平转换器件确定后也能确定，帧频确定后每行扫描时间t也即确定。因此由公式中仅仅m，n和f是未知的，通过公式(1)、(3)、(4)，3个关系式正好确定m，n和f，即能确定适合平台工作的块大小，以及I/O口数据输出频率。

举例来说，如要完成320*3*240图像显示，其帧频为60HZ，则可大致算出像素时钟为5M左右，一行的扫描时间大致为15.67us。通过上述关系式，可得

即mf_c≥46.1M≥15M，即可得mf_c≥46.1M，如采用AD8600来完成数模转换，其转换速率可达12.5M，则m大于或等于4即可满足平台的要求。

对设计平台1(如图5所示)，其显示方式是以电压大小来控制显示单元的灰阶，因此每根OLED数据线，需由一定数目的可编程芯片I/O来驱动，如要实现256灰阶，则需要8个I/O口来驱动，即上述公式中x＝8，此时y为8的倍数。平台中可编程芯片所要完成的时序：扫描OLED显示行，在扫描每行的同时，依次选通每个BLOCK，同时送出数据，经D/A转换后驱动显示屏的列，其灰阶由经D/A后的电压决定。

设计平台2(如图6所示)，其显示方式是以显示时间的长短来控制显示单元的灰阶。这样的显示方式，其x＝1，即一个I/O驱动一根OLED数据线。为实现显示单元的灰阶变化，需将一场显示数据，分为几个子场，每个子场的持续时间不一样，如要实现256灰阶，则需要8个不同持续时间的子场。在每个子场，可编程芯片都要对OLED进行一次扫描驱动，在扫描期间，可编程芯片向列扫描驱动仅送出两个状态，“1”或者“0”，同样在扫描每行的同时，依次选通每个BLOCK，同时送出数据，经电平转换后驱动OLED数据线，使得OLED显示单元显示或者不显示。两种平台其显示效果相同，只是平台2需要的可编程I/O口更少些，但需要可编程芯片有更复杂的行列扫描控制时序。

以分辨率为320X240X3 AMOLED显示屏为例，要实现对要对60HZ帧频速率的图像进行显示，需要的数据时钟(像素时钟的3倍)，大概在15M左右。平台的可编程芯片均选择XILINX公司FPGA XC3S1000-4fg456，FPGA完成行列驱动时序控制，并对行扫描进行编码，以及控制数模转换芯片。

如图8所示，选择平台1来进行实现并选用AD8600来进行数模转换，这是个8位数字输入16通道模拟输出的数模转换芯片，因此要实现对该屏的驱动一共需要45个这样的芯片，AD8600最高转换速率可达到12.5M。根据前面的分析，选择m＝4即能满足平台要求，但由于有45个AD8600芯片，为了便于分组，这里选择m＝5，即FPGA一次驱动5根数据线，即I/O的数目为40个，则可将AD8600分为9组，每组5个AD8600芯片。FPGA选通一组数模芯片后，每个时钟向5根数据线送出数据，在16个时钟后完成一组数模芯片的选通，接着选通下一组，直到显示完毕。此时，I/O口数据输出频率为9.2M，用于列驱动的I/O数目为40个，与原来需要720个列驱动的I/O数目相比，显然降低了很多。

显示屏行驱动说明如下：FPGA芯片1完成行列驱动时序，并对行扫描信号编码输出信号a[7:0]、b[7:0]、c[4:0]，在FPGA芯片2中，根据模拟译码电路的需求，完成对信号a、b、c的译码，其译码框图如图9所示。芯片2输出的信号送往20个ADG506A进行模拟译码最终形成320路扫描驱动，从而完成对该屏的驱动。

平台2完成对320X240X3 AMOLED的驱动与平台1类似，不再进行详细说明。

经过验证这个列扫描驱动平台能够对320X240X3 AMOLED进行驱动。当显示屏分辨率提高，这个驱动平台的升级也很容易，如分辨率提高到1024X768，共有2304路列数据线，需用144个AD8600。据公式

可得mf_c≥147M，AD8600转换速率可达12.5M，则m大于或等于12即可满足平台的要求，当m＝12时所需的I/O的数目为96个，此时I/O口数据输出频率为12.3M。选择XILINX公司FPGA可编程芯片XC3S1000，最大有391个用户I/O，这足以满足需求。通过对可编程芯片的软件稍做修改，电路重新排版即可实现升级，远比开发芯片容易得多。本实用新型的列扫描驱动平台由于使用分离电路实现，因此电路比较大，可作为开发OLED屏验证时使用，当OLED屏成熟后将不再适用。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本实用新型的原理，应被理解为本实用新型的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具体变形和组合，这些变形和组合仍然在本实用新型的保护范围内。

Claims (6)

1.一种显示屏列扫描驱动平台，包括：控制单元和块处理单元，所述控制单元在时钟控制下逐一向块处理单元送出列数据信号；所述块处理单元的数目为n，每个块处理单元内有m根数据线，每根数据线由x个输出I/O口进行驱动，总的驱动I/O口数目为y；显示图像的像素时钟频率为f_p，时钟的频率为f，块处理单元的转换频率为f_c，所述x、y、f_p、f_c、m，n和f满足如下关系：

$\left\{\begin{array}{cc}m*n=c& \left(1\right)\\ y=m*x& \left(2\right)\\ f=n/t& \left(3\right)\\ \frac{3f_p}{m}\≤f\≤f_c& \left(4\right)\end{array}\right.$

其中，式(1)中c表示显示屏总的数据线，c、f_p、f_c和t由显示屏显示图像的属性和块处理单元的属性预先确定，通过式(1)、(3)、(4)确定m，n和f，即能确定处理单元的大小，以及时钟的频率f。

2.根据权利要求2所述的列扫描驱动平台，其特征在于，所述的显示屏具体为OLED屏。

3.根据权利要求1或2所述的列扫描驱动平台，其特征在于，所述块处理单元具体为：D/A转换单元。

4.根据权利要求1或2所述的列扫描驱动平台，其特征在于，所述块处理单元具体为：电平转换单元。

5.根据权利要求1或2所述的列扫描驱动平台，其特征在于，所述屏列扫描驱动平台还包括数字译码单元和模拟译码单元，所述控制单元用于对扫描输出信号进行编码；所述数字译码单元对经过编码的信号进行一次数字译码，所述模拟译码单元对数字译码后的数字信号进行一次模拟译码，模拟译码单元的模拟译码输出的扫描信号直接送往显示屏的行扫描线。

6.根据权利要求5所述的列扫描驱动平台，其特征在于，所述的数字译码单元具体通过可编程芯片实现，所述的模拟译码单元具体通过ADG506A实现。

Images