CN202393715U - 一种坯布疵点自动检测装置 - Google Patents

Abstract

本实用新型公开的一种坯布疵点自动检测装置，包括核心处理器，核心处理器上连接有电平转换模块，电平转换模块上分别连接有线阵CCD相机及外同步传感器，核心处理器还通过USB接口与主机相连接。本实用新型坯布疵点自动检测装置，解决了现有坯布疵点在线自动检测的速率与准确率偏低、安装与使用不便的问题。

Description

一种坯布疵点自动检测装置

技术领域

本实用新型属于机器视觉检测技术领域，具体涉及一种坯布疵点自动检测装置。

背景技术

在纺织品生产中，质量控制是过程管理中非常重要的内容之一。疵点检测是其中关键的环节。在坯布生产过程中，由于纺织机械设备或者工艺等因素问题，导致织造出来的坯布不可避免地存在一些瑕疵。目前国内坯布厂大都依靠人工来检测疵点，其具体的检验过程是：在现场的日光照射下，承载坯布移动的机电设备以大约15m/min左右的速度运行，检验人员通过肉眼检测疵点，当发现疵点时，暂停机电设备，在其对应位置处做相应的标记，接着，再启动机电设备，直至一卷坯布检测完毕后，由检测人员对标记的疵点进行统计，给出疵点检测报告，作为该坯布质量等级判别的依据。由于人眼视觉的暂留效应、识别能力的限制以及人的主观因素，导致疵点检测的速率、准确率低下等问题，不仅直接影响到后续产品的质量，而且因人力成本提高也导致产品成本的攀升。

随着电子技术、计算机技术、图像处理技术的发展，基于机器视觉的坯布疵点自动检测系统的研究备受国内外学者们的高度关注。从系统结构上看，基于机器视觉的坯布疵点检测系统的组成和框架都大同小异，即在光照和机械传动设备的平台上，通过标准工业线阵CCD相机和计算机图像处理技术在线检测坯布疵点。但是，为了提高坯布疵点自动检测的速率与准确率，各系统的核心差异在于坯布疵点检测方法与计算处理技术。就目前坯布疵点检测方法大都以傅立叶变换、小波分析和神经网络作为重要工具；计算处理技术大多以主机或嵌入机(包括单板机、DSP(Digital Signal Processing)、FPGA(Field-Programmable Gate Array)等)为平台，通过软件计算技术进行处理。然而，就目前看，这些手法仍然无法克服检测的速率与准确率偏低的问题。我国是纺织品制造大国，坯布疵点检测是关系国计民生的大事，因此，研制一种快速、准确地坯布疵点自动检测装置势在必行。

发明内容

本实用新型的目的是提供一种坯布疵点自动检测装置，解决现有坯布疵点在线自动检测的速率与准确率偏低、安装与使用不便的问题。

本实用新型所采用的技术方案是，一种坯布疵点自动检测装置，包括核心处理器，核心处理器上连接有电平转换模块，电平转换模块上分别连接有线阵CCD相机及外同步传感器，核心处理器还通过USB接口与主机相连接。

本实用新型的特点还在于，

其中的核心处理器采用FPGA XC6SLX75芯片，并硬化有外同步控制逻辑模块、图像缓存模块、ILBP算子模块、DSPCNN算子模块、USB数据传输控制逻辑模块。

其中的电平转换模块采用DS90CR288A芯片、DS90LV047A芯片及MAX3098E芯片，实现LVDS电平与LVTTL电平的转换、RS422电平、LVTTL电平的转换。

其中的外同步传感器采用转速脉冲编码器。

其中的USB接口采用基于USB2.0协议的CY7C68013A芯片。

本实用新型的有益效果是，

1.本实用新型所提供的一种坯布疵点自动检测装置，在坯布幅宽1米内，其疵点检测的速率可达(80-95)m/min。

2.本实用新型所采用的ILBP算子是：针对织物纹理的特点，在一个M×N的待测坯布数字图像中，通过计算非重叠的n×n窗口内背景图像与待测图像间变异度的二进制模值差表示图像的特征，既有效地从图像背景中提取疵点区，又使计算得到的特征图像压缩至原图像的n×n分之一。

3.本实用新型所采用DSPCNN(Double Simplified Pulse Coupled NeuralNetworks，简称DSPCNN)算子的核心是PCNN。由于其时空总和特性以及信息的传播和耦合特性，导致空间邻近、外部刺激强度相似的神经元易于同步点火。这恰恰表征了空间邻近像素属性值相似的图像分布特点，使之用于图像分割具有独特的优势。DSPCNN算子在保留了PCNN模型特性的基础上，依据人眼的视觉特性，进行了简化，有效地克服了原算法的复杂度，使之运行效率有了明显地改善。

4.本实用新型所提供的坯布疵点自动检测装置充分利用了FPGA片内高度集成、分布式的状态机、硬逻辑单元、存储单元以及这些资源的可编程性，将其与时间重叠、资源重叠的并行计算技术相结合，使ILBP和DSPCNN硬化算子计算的像素输出频率与核心处理器的工作频率同步。

5.本实用新型所提供的一种坯布疵点自动检测装置是通过USB接口与主机连接的，即插即用，可与机器视觉平台配合使用，实现坯布疵点的在线检测。具有安装与使用简便、便于产品化批量生产的特点。

附图说明

图1是本实用新型检测装置一种实施例的结构示意图；

图2是本实用新型检测装置中电平转换模块接口示意图；

图3是线阵CCD相机成像工作原理示意图；

图4是基于Camera Link的线阵CCD相机外同步控制工作时序；

图5是本实用新型检测装置中外同步控制逻辑模块接口示意图；

图6是本实用新型检测装置中图像缓存模块接口示意图；

图7是本实用新型检测装置中ILBP算子硬化的流水并行示意图；

图8是本实用新型检测装置中ILBP硬化算子模块接口示意图；

图9是本实用新型检测装置中DSPCNN算子硬化的流水并行示意图；

图10是本实用新型检测装置中DSPCNN硬化算子模块接口示意图；

图11是本实用新型检测装置中USB数据传输控制逻辑模块接口示意图。

图中，1.核心处理器，2.电平转换模块，3.USB接口，4.主机，5.线阵CCD相机，6.外同步传感器。

具体实施方式

下面结合附图和具体实施方式对本实用新型进行详细说明。

本实用新型检测装置一种实施例的结构，如图1所示，包括核心处理器1，核心处理器1上连接有电平转换模块2，电平转换模块2上分别连接有线阵CCD相机5及外同步传感器6，核心处理器1还通过USB接口3与主机4相连接。核心处理器1选用Xilinx Spartan-6系列FPGA XC6SLX75芯片。

核心处理器1是Xilinx公司推出的高并行性和可靠性的高性能FPGA产品，广泛应用于工业自动化、航空、通信等领域。XC6SLX75有74637个逻辑单元，这些逻辑单元总共有11662个Slice；132个18×18乘法器；最大的分布式RAM为692KB，18KB的Block RAM有172个，Block RAM总和可达到3096KB；12个DCM数字时钟控制器；最大的单端引脚数有408个。核心处理器XC6SLX75的丰富硬件资源及接口为整个系统的设计和功能实现提供了保障。

整个系统需要高可靠性的供电，以保证系统正常工作。本装置共需2个不同的电压等级电源：1.5V电源为核心处理器FPGA XC6SLX75供电；3.3V电源为电平转换模块和USB传输模块供电。本装置公用一个地线。

针对幅宽1米内的坯布疵点检测，选用XC6SLX75FPGA完全满足本实用新型的装置开发需求。

本实用新型检测装置中的电平转换模块接口示意图如图2所示。

线阵CCD相机5输出的数据信号电平为LVDS，而核心处理器1支持的信号电平为LVTTL。这里分别选用DS90CR288A和DS90LV047A芯片实现LVDS与LVTTL电平信号的转换。

外同步传感器6是安装于电机传动的滚筒同轴转子上的转速脉冲编码器。电机每转动一圈，输出N个脉冲。由于输出的脉冲信号为RS422电平，为此，选用MAX3098E芯片将RS422电平转化为LVTTL电平。然后，通过外同步控制逻辑模块，用电机转速脉冲信号调节线阵CCD相机5同步工作的控制信号CC1和CC2，再经DS90LV047A芯片，将LVTTL电平的CC1和CC2信号转换为LVDS电平信号，控制线阵CCD相机5工作的行频。

本实用新型检测装置中的线阵CCD相机5成像工作原理、线阵CCD相机5外同步控制工作时序和外同步控制逻辑模块接口示意图如图3、图4、图5所示。

为了避免相机采集的移动坯布图像发生畸变，必须要求相机采集图像的行频与被测坯布移动的线速保持严格同步。通过在承载坯布的电机传动机构同轴转子上装有的转速脉冲编码器，计算单位时间内脉冲数，得到被测坯布移动的线速；依据相机的成像原理(如图3所示)和选取的线阵CCD相机5的分辨率和行频，可以得到电机转速与相机行频同步的关系数学模型为：

$Y=\frac{s\×\mathrm{\π}\×\mathrm{\γ}\×P}{30\×M\×h}\×X---\left(1\right)$

其中，X为电机转速(转/分)；Y为线阵CCD相机5拍摄的行频率(Hz)；P为相机的行分辨率(像素数)；γ为电机传动的滚筒半径；π为圆周率；h为CCD感光面的大小；s为感光面到透镜的距离；M为相机到物体间的水平距离。

在确定的检测系统平台下，s、P、M、h参数是确定的。若令：

$C=\frac{s\×\mathrm{\π}\×\mathrm{\γ}\×P}{30\×M\×h}---\left(2\right)$

则：

Y＝C×X            (3)

由此可见，相机采集图像的行频与电机转速之间呈线性关系。

基于线阵CCD相机5的外同步控制工作时序如图4所示。

外同步信号(External Synchronization)CCl用于控制线阵CCD相机5的电荷转移时间(twSYNC)和光积分时间(twSYNC_INT)。在光积分时间内，移动坯布的快速变化，易于导致物体与CCD像素之间存在着相对运动，而引起光敏面上成像点的变化，所以，twSYNC_INT不足或者过剩易于使相机采集的物体图像模糊或畸变；电荷转移时间完成电荷向移位寄存器的转移。一个外同步信号周期对应一帧光积分电荷的转移，为了确保每一帧信息的完全转移并被可靠读出，则tLINE PERIOD时间要不小于其设定最小值。

像素复位信号(Pixel Reset)CC2用于控制线阵CCD相机5的像素复位和曝光时间。它由像素保持时间(thPR)、像素重启时间(twPR_LOW)和曝光整合时间(tPR_SET)组成，其中，thPR影响像素数据的读写，即thPR不足或者过剩都会使得读写的像素数据紊乱，难以得到清晰的图像；twPR_LOW是每一帧像素的重启时间，即twPR_LOW不足或者过剩易于出现漏帧或重复帧现象；tPR_SET控制曝光时间，以防止线阵光电探测器上的光照信号饱和，即tPR_SET不足或者过剩，使得采集的图像偏暗或泛白。

外同步控制逻辑模块接口示意图如图5所示。

依据线阵CCD相机5外同步控制工作时序，在恒定光照下，将外同步传感器6转换的电机转速脉冲信号A、B、Z，经电平转换后，通过外同步控制逻辑模块自适应地调整CC1与CC2信号中各时间的占空比，再经电平转换后，控制线阵CCD相机5采集图像的行频，以便在不同的电机转速下与被测坯布移动的线速保持匹配。

本实用新型检测装置中的图像缓存模块接口示意图如图6所示。

为了保证实时数据的可靠传输，本装置通过双异步FIFO构建的乒乓结构存储模块缓存图像数据。根据相机采集的像素数据宽度w和分辨率P，设置FIFO的字长和缓存器深度。图像缓存模块在相机的行像素有效信号Lval作用下，通过核心处理器的时钟信号CLK和相机的时钟信号strobe控制，将相机采集的图像数据Data[w-1:0]传送至双异步FIFO缓存器中。

本实用新型检测装置中的ILBP算子硬化的流水并行示意图和ILBP硬化算子模块接口示意图如图7、图8所示。

ILBP算子的基本思想是：将相机采集的M×N大小的待测坯布的原始数字图像划分为n×n大小的非重叠窗口，通过分别计算每个窗口内行、列像素I_ij的属性值相对无疵点图像的行、列像素平均属性值的变异度所对应的二进制模值和，再求行、列的二进制模值差作为每个窗口内的特征值，从而得到

大小的待测坯布的特征图像。每个窗口内的特征值计算数学模型如下：

$\left\{\begin{array}{c}{\mathrm{rlibp}}_k=\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}f\left(\mathrm{abs}\left(\frac{r_i-\stackrel{\‾}{r_i}}{\stackrel{\‾}{r_i}}\right)\right)\×2^i\\ {\mathrm{clibp}}_l=\underset{j=0}{\overset{n-1}{\mathrm{\Σ}}}f\left(\mathrm{abs}\left(\frac{c_j-\stackrel{\‾}{c_j}}{\stackrel{\‾}{c_j}}\right)\right)\×2^j\\ g_{\mathrm{kl}}=|{\mathrm{rlibp}}_k-{\mathrm{clibp}}_l|\end{array}\right.---\left(4\right)$

其中，

分别对应无疵点图像窗口内行、列像素属性均值；r_i、c_j分别对应待测图像窗口内行、列像素属性均值；函数：

根据式(4)，利用FPGA内部资源的分布性和可编程性，将其运算分为求均值；求变异度；求二进制模值；求累加与模值差4个步骤，通过时间重叠，在每个窗内进行4级流水计算(如图7所示)。由于每个窗内的特征值计算互不相关，又利用资源重叠并行处理技术，可同步实现一个帧图像的特征提取运算处理。

图8的ILBP硬化算子模块通过核心处理器的时钟信号CLK激活流水节拍使能信号CE，将来自图像缓存模块中的数据流以数据块DataIn[n×n×w-1..0]为单位进行特征提取运算，并在输出使能信号Done作用下，将处理的结果按像素流传送至下一处理模块。

本实用新型检测装置中的DSPCNN算子硬化的流水并行示意图和DSPCNN算子硬化模块接口示意图如图9、图10所示。

DSPCNN是由若干神经元互连而构成的反馈型双SPCNN。该算子的基本思想是：将待测的K×L大小坯布的特征图像划分为m×m大小的重叠窗口，图像中每一像素与DSPCNN中的每一神经元一一对应，像素的属性强度值g_ij作为该神经元外部刺激输入N_ij，依据人眼视觉的特性，在调制耦合器与变阈值函数控制下，DSPCNN中所对应的每个神经元分别进行高亮度和低亮度疵点分割计算，并通过脉冲生成器产生对应神经元的输出脉冲信号，最后，依据图像的属性分布特征，将DSPCNN处理结果进行归并计算，即为疵点分割结果。每一神经元的高低亮度疵点分割的计算数学模型分别为：

DSPCNN的输出结果为：

$S=\left\{\begin{array}{cc}\mathrm{HY}\&CirclePlus;\mathrm{LY}& A\&GreaterEqual;0.4\mathrm{and\; B}\&GreaterEqual;0.4\\ \mathrm{HY}+\mathrm{LY}& A<0.4\mathrm{or\; B}<0.4\end{array}\right.---\left(8\right)$

其中，

表示逻辑“异或”计算；+表示逻辑“或”计算；XL_ij为神经元链接域的输入；Xβ_ij是链接强度系数；XU_ij、Xθ_ij和XY_ij分别为神经元的调制耦合器输出、变阈值函数输出和脉冲生成器输出；t为迭代次数；

分别为m×m当前窗口内点火神经和未点火神经元的外部刺激输入均值；Hθ_ij(0)＝g_max-C；Lθ_ij(0)＝g_min+C；g_min、g_max分别为当前待测图像的最小和最大的像素属性值；

为待测图像的像素属性均值；A，B，C分别为：

$A=\frac{\stackrel{\&OverBar;}{g}-g_{\min }}{g_{\max }-g_{\min }}---\left(9\right)$

$B=\frac{g_{\max }-\stackrel{\&OverBar;}{g}}{g_{\max }-g_{\min }}---\left(10\right)$

$C=\frac{0.3\&times;A\&times;B\&times;g_{\max }}{2}---\left(11\right)$

根据式(6)、(7)，利用FPGA内部资源的分布性和可编程性，将每一神经元的运算迭代次数分为t次，对应实例化出t个m×m窗口计算单元，通过时间重叠，进行t级流水计算每个窗口内中心神经元的输出(如图9所示)；由于窗口的重叠划分，每个窗口内的神经元计算互不相关，又利用资源重叠并行处理技术，对一个帧图像同时进行高低亮度疵点的分割计算，最后，依据式(8)，将DSPCNN计算结果进行归并计算。

图10的DSPCNN硬化算子模块通过核心处理器的时钟信号CLK激活流水节拍使能信号SCE，将来自ILBP硬化算子模块中的数据流以数据块G[m×m×w-1..0]为单位分别进行高低亮度疵点分割的计算，并在输出使能信号SDone作用下，将分割后的结果按像素流传送至下一处理模块。

本实用新型检测装置中USB数据传输控制逻辑模块接口示意图如图11所示。

根据本检测装置的检测速率，选用基于USB2.0协议的主控芯片CY7C68013A作为USB接口3。它支持12Mbps的全速以及480Mbps高速传输。当检测处理结果数据需要传输至主机时，在CY7C68013A的Slave FIFO工作方式下，FLAGi(其中，i＝{A，B，C})标志信号为空时，USB数据传输控制逻辑模块利用USB接口3中的多重FIFO缓存器，由核心处理器的时钟信号CLK先激活FIFO的片选信号SLCS#和FIFO缓存区输入端口FIFOADDR[0:1]地址信号，接着在下一个CLK激活写选通信号SLWR和数据输出使能信号SLOE，通过USB数据总线FD[w-1:0]将检测处理结果数据写入FIFO缓存区中；当FLAGi标志信号为满时，USB数据传输控制逻辑模块通过USB固件程序将USB接口中的数据传输至主机，供后续的坯布疵点分类识别。

Claims (5)

1.一种坯布疵点自动检测装置，其特征在于，包括核心处理器(1)，核心处理器(1)上连接有电平转换模块(2)，电平转换模块(2)上分别连接有线阵CCD相机(5)及外同步传感器(6)，所述的核心处理器(1)还通过USB接口(3)与主机(4)相连接。

2.根据权利要求1所述的坯布疵点自动检测装置，其特征在于，所述的核心处理器(1)采用FPGAXC6SLX75芯片，并硬化有外同步控制逻辑模块、图像缓存模块、ILBP算子模块、DSPCNN算子模块、USB数据传输控制逻辑模块。

3.根据权利要求1所述的坯布疵点自动检测装置，其特征在于，所述的电平转换模块(2)采用DS90CR288A芯片、DS90LV047A芯片及MAX3098E芯片，实现LVDS电平与LVTTL电平的转换、RS422电平、LVTTL电平的转换。

4.根据权利要求1所述的坯布疵点自动检测装置，其特征在于，所述的外同步传感器(6)采用转速脉冲编码器。

5.根据权利要求1所述的坯布疵点自动检测装置，其特征在于，所述的USB接口(3)采用基于USB2.0协议的CY7C68013A芯片。

Images