CN202384329U - 凸块结构 - Google Patents
凸块结构 Download PDFInfo
- Publication number
- CN202384329U CN202384329U CN 201220003015 CN201220003015U CN202384329U CN 202384329 U CN202384329 U CN 202384329U CN 201220003015 CN201220003015 CN 201220003015 CN 201220003015 U CN201220003015 U CN 201220003015U CN 202384329 U CN202384329 U CN 202384329U
- Authority
- CN
- China
- Prior art keywords
- projection
- ring wall
- face
- lower metal
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型是有关于一种凸块结构,包含一硅基板、多个凸块下金属层、多个铜凸块、多个凸块隔离层以及多个接合层,该硅基板具有一表面、多个设置于该表面的焊垫及一设置于该表面的保护层,该保护层具有多个开口,且所述开口显露所述焊垫,所述凸块下金属层形成于所述焊垫,所述铜凸块形成于所述凸块下金属层上,各该铜凸块具有一第一顶面及一第一环壁,所述凸块隔离层包覆各该铜凸块的该第一顶面及该第一环壁,且各该凸块隔离层具有一第二顶面,所述接合层形成于所述凸块隔离层的所述第二顶面。
Description
技术领域
本实用新型是有关于一种凸块结构,特别是有关于一种提高良率的凸块结构。
背景技术
当电子产品的体积越来越轻、薄、短、小化,内部电路的布局相对而言会越密集,因此内部电路中相邻的电连接组件间的距离无法达到短路安全距离范围而容易导致短路的情形发生。
由此可见,上述现有的凸块结构在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。因此如何能创设一种新型结构的凸块结构,亦成为当前业界极需改进的目标。
有鉴于上述现有的凸块结构存在的缺陷,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,并配合学理的运用,积极加以研究创新,以期创设一种新型结构的凸块结构,能够改进一般现有的凸块结构,使其更具有实用性。经过不断的研究、设计,并经过反复试作样品及改进后,终于创设出确具实用价值的本实用新型。
发明内容
本实用新型的目的在于,克服现有的凸块结构存在的缺陷,而提供一种新型结构的凸块结构,所要解决的技术问题是使其由于各该凸块隔离层包覆各该铜凸块的该第一环壁及该第一顶面,因此可防止所述铜凸块的铜离子游离而导致电性短路的情形,因此相邻铜凸块之间距可进一步缩小,以提升电路布线密度,非常适于实用。
本实用新型的目的及解决其技术问题是采用以下的技术方案来实现的。依据本实用新型提出的一种凸块结构,其中至少包含:一硅基板,其具有一表面、多个设置于该表面的焊垫及一设置于该表面的保护层,该保护层具有多个开口,且所述开口显露所述焊垫;多个凸块下金属层,其形成于所述焊垫;多个铜凸块,其形成于所述凸块下金属层上,各该铜凸块具有一第一顶面及一第一环壁;多个凸块隔离层,其包覆各该铜凸块的该第一顶面及该第一环壁,且各该凸块隔离层具有一第二顶面;以及多个接合层,其形成于所述凸块隔离层的所述第二顶面。
本实用新型的目的以及解决其技术问题还可以采用以下的技术措施来 进一步实现。
前述的凸块结构,其中所述的该保护层另具有一显露面,各该凸块隔离层另具有一底面,该显露面及该底面之间具有一间隙。
前述的凸块结构,其中所述的各该凸块下金属层具有一第二环壁且该第二环壁具有一第一外周长,各该凸块隔离层另具有一第三环壁且该第三环壁具有一第二外周长,该第二外周长不小于该第一外周长。
前述的凸块结构,其中所述的各该凸块下金属层具有一第二环壁,且各该第二环壁及各该第一环壁为平齐。
前述的凸块结构,其中所述的凸块下金属层的材质选自于钛/钨/金、钛/铜或钛/钨/铜的合金其中之一。
前述的凸块结构,其中所述的接合层的材质为金。
前述的凸块结构,其中所述的凸块隔离层的材质选自于镍、钯、金或上述金属的合金其中之一。
本实用新型与现有技术相比具有明显的优点和有益效果。由以上技术内容可知,为达到上述目的,本实用新型提供了一种凸块结构,其包含一硅基板、多个凸块下金属层、多个铜凸块、多个凸块隔离层以及多个接合层,该硅基板具有一表面、多个设置于该表面的焊垫及一设置于该表面的保护层,该保护层具有多个开口,且所述开口显露所述焊垫,所述凸块下金属层形成于所述焊垫,所述铜凸块形成于所述凸块下金属层上,各该铜凸块具有一第一顶面及一第一环壁,所述凸块隔离层包覆各该铜凸块的该第一顶面及该第一环壁,且各该凸块隔离层具有一第二顶面,所述接合层形成于所述凸块隔离层的所述第二顶面。
借由上述技术方案,本实用新型凸块结构至少具有下列优点及有益效果:由于各该凸块隔离层包覆各该铜凸块的该第一环壁及该第一顶面,因此可防止所述铜凸块的铜离子游离而导致电性短路的情形,因此相邻铜凸块的间距可进一步缩小,以提升电路布线密度。
上述说明仅是本实用新型技术方案的概述,为了能够更清楚了解本实用新型的技术手段,而可依照说明书的内容予以实施,并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1:依据本实用新型的一较佳实施例,一种凸块工艺的流程图。
图2A至图2L:依据本实用新型的一较佳实施例,该凸块工艺的截面示意图。
10:提供一硅基板
11:形成一含钛金属层于该硅基板,且该含钛金属层具有多个第一区及多个第二区
12:形成一第一光阻层在该含钛金属层
13:图案化该第一光阻层以形成多个第一开槽,所述第一开槽对应该含钛金属层的所述第一区
14:形成多个铜凸块在所述第一开槽,各该铜凸块具有一第一顶面及一第一环壁
15:移除该第一光阻层以显露出所述铜凸块的所述第一顶面、所述第一环壁及该含钛金属层的所述第二区
16:形成一第二光阻层在该含钛金属层并覆盖所述铜凸块
17:图案化该第二光阻层以形成多个第二开槽,各该第二开槽对应各该铜凸块且各该第二开槽具有一内侧壁,各该第二开槽的该内侧壁及各该铜凸块的该第一环壁之间形成有一空间
18:形成多个凸块隔离层在所述空间、各该铜凸块的该第一顶面及该第一环壁
19:形成多个接合层在所述凸块隔离层
20:移除该第二光阻层
21:移除该含钛金属层的所述第二区,以使该含钛金属层的各该第一区形成为一凸块下金属层
100:凸块结构
110:硅基板 111:表面
112:焊垫 113:保护层
113a:开口 113b:显露面
120:铜凸块 121:第一顶面
122:第一环壁
130:凸块隔离层 131:第二顶面
132:第三环壁 132a:第二外周长
133:底面
140:接合层 150:凸块下金属层
151:第二环壁 151a:第一外周长
200:含钛金属层
210:第一区 220:第二区
300:第一光阻层
310:第一开槽
400:第二光阻层
410:第二开槽 411:内侧壁
G:间隙 S:空间
具体实施方式
为更进一步阐述本实用新型为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本实用新型提出的凸块结构其具体实施方式、结构、特征及其功效,详细说明如后。
请参阅图1及图2A至图2L,其本实用新型的一较佳实施例,一种凸块工艺包含下列步骤:首先,请参阅图1的步骤10及图2A,提供一硅基板110,该硅基板110具有一表面111、多个设置于该表面111的焊垫112及一设置于该表面111的保护层113,该保护层113具有多个开口113a,且所述开口113a显露所述焊垫112;接着,请参阅图1的步骤11及图2B,形成一含钛金属层200在该硅基板110,该含钛金属层200覆盖该保护层113及所述焊垫112,且该含钛金属层200具有多个第一区210及多个位于所述第一区210外侧的第二区220;之后,请参阅图1的步骤12及图2C,形成一第一光阻层300在该含钛金属层200;接着,请参阅图1的步骤13及图2D,图案化该第一光阻层300以形成多个第一开槽310,所述第一开槽310对应该含钛金属层200的所述第一区210;之后,请参阅图1的步骤14及图2E,形成多个铜凸块120在所述第一开槽310,各该铜凸块120具有一第一顶面121及一第一环壁122;接着,请参阅图1的步骤15及图2F,移除该第一光阻层300以显露出所述铜凸块120的所述第一顶面121、所述第一环壁122及该含钛金属层200的所述第二区220;之后,请参阅图1的步骤16及图2G,形成一第二光阻层400在该含钛金属层200并覆盖所述铜凸块120。
接着,请参阅图1的步骤17及图2H,图案化该第二光阻层400以形成多个第二开槽410,各该第二开槽410对应各该铜凸块120且各该第二开槽410具有一内侧壁411,各该第二开槽410的该内侧壁411及各该铜凸块120的该第一环壁122之间形成有一空间S;之后,请参阅图1的步骤18及图2I,形成多个凸块隔离层130在所述空间S、各该铜凸块120的该第一顶面121及该第一环壁122,且各该凸块隔离层130具有一第二顶面131,在本实施例中,所述凸块隔离层130的材质选自于镍、钯、金或上述金属的合金其中之一;接着,请参阅图1的步骤19及图2J,形成多个接合层140在所述凸块隔离层130的所述第二顶面131,所述接合层140的材质为金;之后,请参阅图1的步骤20及图2K,移除该第二光阻层400;最后,请参阅图1的步骤21及图2L,移除该含钛金属层200的所述第二区220,以使该含钛金属层200的各该第一区210形成为一位于各该铜凸块120下的凸块下金属层150,并形成一凸块结构100,所述凸块下金属层150的材质选自于钛/钨/金、钛/铜或钛/钨/铜的合金其中之一,在本实施例中,各该凸块下金属层150具有一第二环壁151且该第二环壁151具有一第一外周长151a,各该凸块隔离层130另具有一第三环壁132且该第三环壁132具有 一第二外周长132a,该第二外周长132a不小于该第一外周长151a,且各该凸块下金属层150的该第二环壁151及各该铜凸块120的该第一环壁122为平齐,此外,该保护层113另具有一显露面113b,各该凸块隔离层130另具有一底面133,该显露面113b及该底面133之间具有一间隙G。在本实施例中,由于各该凸块隔离层130包覆各该铜凸块120的该第一环壁122及该第一顶面121,因此可防止所述铜凸块120的铜离子游离而导致电性短路的情形,因此相邻铜凸块120的间距可进一步缩小,以提升电路布线密度。
接着,请再参阅图2L,其本实用新型的一较佳实施例的一种凸块结构100,其至少包含有一硅基板110、多个凸块下金属层150、多个铜凸块120、多个凸块隔离层130以及多个接合层140,该硅基板110具有一表面111、多个设置于该表面111的焊垫112及一设置于该表面111的保护层113,该保护层113具有多个开口113a及一显露面113b,且所述开口113a显露所述焊垫112,所述凸块下金属层150形成于所述焊垫112,所述凸块下金属层150的材质选自于钛/钨/金、钛/铜或钛/钨/铜的合金其中之一,所述铜凸块120形成于所述凸块下金属层150上,且各该铜凸块120具有一第一顶面121及一第一环壁122,在本实施例中,各该凸块下金属层150具有一第二环壁151且该第二环壁151具有一第一外周长151a,各该凸块下金属层150的该第二环壁151及各该铜凸块120的该第一环壁122为平齐,所述凸块隔离层130包覆各该铜凸块120的该第一顶面121及该第一环壁122,且各该凸块隔离层130具有一第二顶面131、一底面133及一第三环壁132,该第三环壁132具有一第二外周长132a,该第二外周长132a不小于各该凸块下金属层150的该第二环壁151的该第一外周长151a,该保护层113的该显露面113b及各该凸块隔离层130的该底面133之间具有一间隙G,在本实施例中,所述凸块隔离层130的材质选自于镍、钯、金或上述金属的合金其中之一,所述接合层140形成于所述凸块隔离层130的所述第二顶面131,所述接合层140的材质为金。
以上所述,仅是本实用新型的较佳实施例而已,并非对本实用新型作任何形式上的限制,虽然本实用新型已以较佳实施例揭露如上,然而并非用以限定本实用新型,任何熟悉本专业的技术人员,在不脱离本实用新型技术方案的范围内,当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (7)
1.一种凸块结构,其特征在于至少包含:
一硅基板,其具有一表面、多个设置于该表面的焊垫及一设置于该表面的保护层,该保护层具有多个开口,且所述开口显露所述焊垫;
多个凸块下金属层,其形成于所述焊垫;
多个铜凸块,其形成于所述凸块下金属层上,各该铜凸块具有一第一顶面及一第一环壁;
多个凸块隔离层,其包覆各该铜凸块的该第一顶面及该第一环壁,且各该凸块隔离层具有一第二顶面;以及
多个接合层,其形成于所述凸块隔离层的所述第二顶面。
2.如权利要求1所述的凸块结构,其特征在于其中所述的该保护层另具有一显露面,各该凸块隔离层另具有一底面,该显露面及该底面之间具有一间隙。
3.如权利要求1所述的凸块结构,其特征在于其中所述的各该凸块下金属层具有一第二环壁且该第二环壁具有一第一外周长,各该凸块隔离层另具有一第三环壁且该第三环壁具有一第二外周长,该第二外周长不小于该第一外周长。
4.如权利要求1或3所述的凸块结构,其特征在于其中所述的各该凸块下金属层具有一第二环壁,且各该第二环壁及各该第一环壁为平齐。
5.如权利要求1所述的凸块结构,其特征在于其中所述的凸块下金属层的材质选自于钛/钨/金、钛/铜或钛/钨/铜的合金其中之一。。
6.如权利要求1所述的凸块结构,其特征在于其中所述的接合层的材质为金。
7.如权利要求1所述的凸块结构,其特征在于其中所述的凸块隔离层的材质选自于镍、钯、金或上述金属的合金其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220003015 CN202384329U (zh) | 2012-01-05 | 2012-01-05 | 凸块结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220003015 CN202384329U (zh) | 2012-01-05 | 2012-01-05 | 凸块结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202384329U true CN202384329U (zh) | 2012-08-15 |
Family
ID=46632812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201220003015 Expired - Lifetime CN202384329U (zh) | 2012-01-05 | 2012-01-05 | 凸块结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202384329U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105185761A (zh) * | 2015-08-28 | 2015-12-23 | 周义亮 | 一种钯金ic封装凸块 |
-
2012
- 2012-01-05 CN CN 201220003015 patent/CN202384329U/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105185761A (zh) * | 2015-08-28 | 2015-12-23 | 周义亮 | 一种钯金ic封装凸块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5882069B2 (ja) | 半導体装置及びその製造方法 | |
JP2013544445A5 (zh) | ||
WO2015021265A3 (en) | Embedded packaging with preformed vias | |
CN103165481B (zh) | 凸块制造工艺及其结构 | |
JP2012028795A5 (zh) | ||
JP2012151475A5 (zh) | ||
JP2013526066A5 (zh) | ||
CN106469700B (zh) | 封装基材及同轴金属柱的制作方法 | |
JP2013254830A5 (zh) | ||
JP2011061116A5 (zh) | ||
CN202384329U (zh) | 凸块结构 | |
CN107146780B (zh) | 半导体芯片及半导体装置 | |
TW201349972A (zh) | 一種基板之導通製程方法 | |
CN205283815U (zh) | 一种mems麦克风芯片及mems麦克风 | |
CN105097718B (zh) | 封装基板的制法 | |
CN102791075A (zh) | 具有立体电感的承载器制作方法及其结构 | |
CN103871914B (zh) | 制作层堆叠的方法 | |
CN102956601A (zh) | 具有弹性凸块的基板结构及其制造方法 | |
CN202651096U (zh) | 微细间距凸块结构 | |
CN202758871U (zh) | 半导体结构及其封装构造 | |
CN203633005U (zh) | 散热鳍片与壳体的连接结构 | |
CN203118940U (zh) | 半导体结构 | |
Palagin et al. | Ni-based nanoalloys: Towards thermally stable highly magnetic materials | |
CN202758870U (zh) | 半导体结构 | |
CN202205728U (zh) | 电子组件之抗硫化构造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20120815 |