CN202214496U - 一种用于全伺服并条机自调匀整控制的电子差速齿轮 - Google Patents

Abstract

本实用新型公开了一种用于全伺服并条机自调匀整控制的电子差速齿轮，设置于并条机前后罗拉编码器（8，10）之间，包括分频器（2）、数字滤波器（3）、脉冲发生器（4）、测速模块（5）、脉冲合成器（6）和速度合成器（7），其中，前罗拉编码器（8）和自调匀整控制器（9）的输出信号分别经分频器（2）和数字滤波器（3）进行分频和滤波处理，同时分别经测速模块（5）和脉冲发生器（4）进行速度测量和脉冲测量后再进入脉冲合成器（6）和速度合成器（7），进行速度和脉冲合成后输出到后罗拉电机驱动器（10），实现差速控制。本实用新型的电子差速齿轮具有和机械差速齿轮同样的刚度，齿轮比灵活可调，具备机械谐振抑制能力等优点。

Description

一种用于全伺服并条机自调匀整控制的电子差速齿轮

技术领域

本实用新型属于纺织机械自动控制技术领域，具体地说，是一种用于并条机自调匀整控制的电子控制部件。 

背景技术

并条机是纺织生产中的关键设备，用于把若干根梳理或精梳后的纤维条经过牵伸机构加工成为具有一定品质要求的纤维条。并条机的作用是改善条子的内部结构，从而提高其长片段均匀度，同时降低重量不匀率，使条子中的纤维伸直平行，减少弯钩，使细度符合规定，使不同种类或不同品质的原料混和均匀，达到规定的混和比。并条机的自调匀整控制可以通过输入纤维条的质量密度来控制牵伸机构的牵伸倍数来进一步提高输出纤维条的均匀度即条干值。 

并条机牵伸机构通常由三对罗拉组成，一罗拉为前罗拉，牵伸过程中保持速度不变以达到固定的生产速度，二罗拉和三罗拉为后罗拉，二罗拉和三罗拉之间用同步带传动保持固定的速度比，实现对纤维条的预牵伸，二罗拉和一罗拉之间的速度比由自调匀整控制系统进行调节实现对纤维条的主牵伸。因此，并条机的自调匀整控制最终是通过控制二罗拉的速度来完成的。 

针对二罗拉的传动控制，主要有两种方式：差速传动方式和独立传动方式。图1是基于差速齿轮箱的并条机自调匀整系统原理示意图，多根纤 维条并合后，经过三对罗拉组成的牵伸机构后输出。自调匀整控制器通过检测罗拉检测输入条子的质量密度，控制匀整伺服电机的速度，主电机和匀整电机连接到机械差速齿轮箱的输入轴，差速齿轮箱的输出轴与二、三罗拉连接，通过调节匀整伺服电机的速度来改变二、三罗拉的速度，从而改善输入条子的均匀度。 

差速传动方式实现了罗拉同步运动和自调匀整之间的解耦，但采用机械差速齿轮箱，具有维护复杂，齿轮比调节不灵活，响应特性不高等缺点。采用独立传动方式，即用伺服电机直接驱动二罗拉，则可以克服上述缺点，但必须解决罗拉同步运动控制和自调匀整控制的解耦问题，否则会大大提高二罗拉电机控制的复杂度。 

实用新型内容

本实用新型目的在于提供一种用于全伺服并条机自调匀整控制的电子差速齿轮，该结构作为并条机控制系统的一部分，使电子差速齿轮具有和机械差速齿轮同样的刚度，有效地实现了同步运动和自调匀整之间的解耦。同时具有齿轮比灵活可调，具备机械谐振抑制能力等优点。 

为实现本实用新型的目的，本实用新型提出如下的技术方案：： 

一种用于全伺服并条机自调匀整控制的电子差速齿轮，设置于并条机前罗拉编码器和后罗拉电机驱动器之间，其特征在于，该电子差速齿轮包括分频器、数字滤波器、脉冲发生器、测速模块、脉冲合成器和速度合成器，其中， 

所述分频器的输入端与并条机前罗拉编码器相连，分频器的输出端分别连接到测速模块和脉冲合成器的输入端，数字滤波器的输入端与全伺服 并条机的自调匀整控制器的控制信号输出端相连，数字滤波器的输出端分别连接到脉冲发生器和速度合成器的输入端，测速模块的输出端与速度合成器的输入端相连，脉冲发生器的正脉冲输出端和负脉冲输出端均与脉冲合成器输入端相连，脉冲合成器和速度合成器的输出端均与并条机后罗拉电机驱动器相连。 

前罗拉编码器和自调匀整控制器的输出信号分别经分频器和数字滤波器进行分频和滤波处理，同时分别经测速模块和脉冲发生器进行速度测量和脉冲测量后再进入脉冲合成器和速度合成器，进行速度和脉冲合成后输出到后罗拉电机驱动器，实现差速控制。 

本实用新型中分频器可实现任意电子齿轮比的分频，采用分频器，可取代差速齿轮箱结构中的轻重牙调整。 

本实用新型中数字滤波器对自调匀整控制器的控制指令信号进行数字低通滤波和必要的带阻滤波，消除控制指令信号中的干扰和噪声，以及会引起机械设备谐振的频率段信号。 

本实用新型中脉冲发生器把数字滤波器的输出信号转变为脉冲信号。当数字滤波器输出信号为正值时，脉冲发生器的正脉冲输出端输出脉冲；当数字滤波器输出信号为负值时，脉冲发生器的负脉冲输出端输出脉冲；脉冲的频率与数字滤波器输出信号幅值成正比。脉冲发生器不会同时输出正脉冲和负脉冲。 

本实用新型中测速模块对分频器输出的脉冲信号进行精确测频，得到与脉冲信号频率成正比的输出信号，用于速度合成。 

本实用新型中脉冲合成器把分频器输出脉冲和脉冲发生器的输出脉 冲进行叠加，在固定时间内，如果分频器输出脉冲数为M，脉冲发生器输出正脉冲数为N1，输出负脉冲数为N2，则在该时间内脉冲合成器的输出脉冲数为M+N1-N2，该输出脉冲作为位置指令输出到二罗拉电机驱动器的位置环，即单位时间内输出脉冲数对应着单位时间内二罗拉电机的运动位移。 

本实用新型中速度合成器把测速模块的输出值和数字滤波器的输出值进行叠加，得到后罗拉电机的速度指令，该指令作为前馈信号输出到后罗拉电机驱动器的位置环。 

本实用新型的优越性和技术效果在于：提供一种用于全伺服并条机自调匀整控制的电子差速齿轮结构，实现全伺服并条机的自调匀整控制与罗拉电机同步控制的解耦控制，即自调匀整控制算法只需要根据输入棉条的质量密度和死区长度给出合适的差速控制信号给电子差速齿轮，电子差速齿轮具有与机械差速齿轮同样的刚度。这种新型结构用电子元件取代了自调匀整并条机的传统机械差速齿轮箱结构，同时又保持了机械差速齿轮箱的同步性好、抗干扰能力强的优点，控制系统的灵活性、响应能力和可靠性高。 

附图说明：

图1为基于机械差速齿轮箱的并条机自调匀整控制原理示意图。 

图2为本实用新型的整体结构示意图。 

具体实施方式

下面结合附图对本实用新型作进一步详细的说明。 

在图2中，电子差速齿轮1连接于一个并条机前罗拉编码器8、自调 匀整控制器9、后罗拉电机驱动器10之间，该电子差速齿轮1包括分频器2、数字滤波器3、脉冲发生器4、测速模块5、脉冲合成器6、速度合成器7。其中： 

分频器2的输入端与并条机前罗拉编码器8的输出端相连，分频器2的输出端分别与测速模块5和脉冲合成器6的输入端相连；数字滤波器3的输入端与自调匀整控制器9的控制信号输出端相连，数字滤波器3的输出端分别与脉冲发生器4和速度合成器7的输入端相连；测速模块5的输入端与分频器2的输出端相连，测速模块5的输出端与速度合成器7的输入端相连；脉冲发生器4的输入端和数字滤波器3的输入端相连，脉冲发生器4的正脉冲输出、负脉冲输出两个输出端与脉冲合成器6相连；脉冲合成器6的输入端与分频器2的输出端、脉冲发生器4的两个输出端相连，脉冲合成器6的输出端与并条机后罗拉电机驱动器10的输入端相连；速度合成器7的输入端与数字滤波器3的输出端、测速模块5的输出端相连，速度合成器7的输出端与并条机后罗拉电机驱动器10的输入端相连。 

上述模块可以有多种实施方式，其中可编程逻辑器件如FPGA是最佳的实施方式。下面给出一种基于FPGA的实施方式，其中加法器、乘法器、计数器等模块作为基本的FPGA实现单元，直接使用而没有给出其内部实现结构。 

分频器2：为便于FPGA实现，首先把分频系数转换为M/2^N的形式，分频器内部包括一2N位的累加器，上电复位后初始值为零，每个输入脉冲的上升沿使累加器的值增加M，则累加器的高N位对应数值X代表分频后应该输出的脉冲数累加值，用N位计数器对分频器实际输出脉冲进行 计数，并把该计数值Y与X进行比较，如果Y＜X，则逻辑电路产生一个脉冲到分频器输出端，同时计数器使Y增1，直到Y＝X，分频器输出端不再输出脉冲。采用上述逻辑结构，分频器每接收2^N个输入脉冲，会产生M个输出脉冲，从而实现了任意小数比的分频。 

数字滤波器3：数字滤波器3可采用加法器和乘法器，实现固定结构的IIR滤波器，滤波器系数可根据并条机机械特性和传感器特性离线算好后作为参数提供给数字滤波器。 

脉冲发生器4：脉冲发生器4的实现与分频器类似，内部含有一累加器，初始值为零，每隔固定的采样周期，累加器与当前数字滤波器的输出值相加，取累加器的高N位值作为脉冲发生器4应该输出的脉冲数累加值，用N位计数器和比较器控制输出脉冲的产生，使脉冲发生器4实际输出的脉冲累加计数与累加器的高N位相等。 

测速模块5：测速模块5通过测量输入脉冲的频率来达到测速的目的，频率的测量有多种方式，如单位时间窗内对输入脉冲进行计数，或用高频率时钟脉冲测量两个输入脉冲上升沿之间的时间等。为了精确的测量频率，可以充分发挥FPGA的优势，采用上述两种方法相结合的测量方式。 

脉冲合成器6：可采用三计数端口的可逆计数器，分频器2的输出的每个脉冲使计数器增1，脉冲发生器4输出的每个正脉冲也使计数器增1，脉冲发生器4输出的每个负脉冲使计数器减1。 

速度合成器7：可直接采用加法器，把数字滤波器3的输出值和测速模块5的输出值相加，为了支持带符号运算，需要先把把数字滤波器3的输出值和测速模块5的输出值表示成二进制补码形式，然后进行补码加 法，其结果作为输出值发送给并条机后罗拉电机驱动器10。 

电子差速齿轮的工作过程如下： 

当外部的自调匀整控制器9未工作时，其输出控制信号为零，并条机作为无自调匀整的普通并条机运行。此时电子差速齿轮相当于一个电子齿轮，分频器2的分频比对应着电子齿轮比，当一罗拉11(即前罗拉)在运动时，安装在一罗拉11上的编码器8输出脉冲信号，该脉冲频率和数量分别与一罗拉11的速度和角位移成正比，由于自调匀整控制器9的输出信号为零，则数字滤波器3的输出也为零，脉冲发生器4不输出脉冲，此时脉冲合成器6的输出脉冲与分频器2的输出脉冲相同，速度合成器7的输出信号与测速模块5的输出信号相同，脉冲合成器6的输出脉冲和速度合成器7的输出信号同时输出到二、三罗拉12、13(即后罗拉)的电机驱动器10驱动罗拉旋转，后罗拉电机与前罗拉的转速比由分频器2的分频比决定，该分频比决定了在没有自调匀整作用下罗拉的牵伸倍数，由设备操作人员根据工艺设定。 

当外部的自调匀整控制器9启动工作时，其输出控制信号由自调匀整控制器的纤维条密度检测传感信号、匀整控制参数和匀整控制算法共同决定，该信号用于控制电子差速齿轮1实现电子差速，该信号经过数字滤波器3过滤掉一部分高频噪声和可能引起谐振的频率段信号。当数字滤波器3的输出信号为正信号时，脉冲发生器4在正脉冲输出端输出脉冲信号，脉冲频率实时地与数字滤波器3的输出信号值成正比，脉冲合成器6在单位时间内输出的脉冲个数是分频器2输出脉冲个数和脉冲发生器4输出脉冲个数之和，速度合成器7的输出信号是测速模块5输出信号值与数字滤 波器3输出信号值之和，脉冲合成器6的输出脉冲和速度合成器7的输出信号同时输出到二、三罗拉12、13(即后罗拉)的电机驱动器10驱动罗拉旋转，后罗拉电机的速度等于前罗拉转速乘以分频器2的分频比再加上自调匀整控制器9输出信号对应的速度。当数字滤波器3的输出信号为负信号时，脉冲发生器4在负脉冲输出端输出脉冲信号，脉冲频率实时地与数字滤波器3的输出信号值成正比，脉冲合成器6在单位时间内输出的脉冲个数是分频器2输出脉冲个数和脉冲发生器4输出脉冲个数之差，速度合成器7的输出信号是测速模块5输出信号值与数字滤波器3输出信号值之差，脉冲合成器6的输出脉冲和速度合成器7的输出信号同时输出到二、三罗拉12、13(即后罗拉)的电机驱动器10驱动罗拉旋转，后罗拉电机的速度等于前罗拉转速乘以分频器2的分频比再减去自调匀整控制器9输出信号对应的速度。 

通过上述过程，电子差速齿轮实现了与机械差速齿轮箱类似的功能：差速输入端无输入时，实现普通齿轮功能，并具有齿轮比灵活可调的特点，当差速输入端有输入时，通过电子方法控制后罗拉电机的速度，实现差速功能，达到与自调匀整控制解耦的目的。 

Claims (6)

1.一种用于全伺服并条机自调匀整控制的电子差速齿轮，设置于并条机前罗拉编码器(8)和后罗拉电机驱动器(10)之间，其特征在于，该电子差速齿轮包括分频器(2)、数字滤波器(3)、脉冲发生器(4)、测速模块(5)、脉冲合成器(6)和速度合成器(7)，其中，

所述分频器(2)的输入端与并条机前罗拉编码器(8)相连，分频器(2)的输出端分别连接到测速模块(5)和脉冲合成器(6)的输入端，数字滤波器(3)的输入端与全伺服并条机的自调匀整控制器(9)的控制信号输出端相连，数字滤波器(3)的输出端分别连接到脉冲发生器(4)和速度合成器(7)的输入端，测速模块(5)的输出端与速度合成器(7)的输入端相连，脉冲发生器(4)的正脉冲输出端和负脉冲输出端均与脉冲合成器(6)输入端相连，脉冲合成器(6)和速度合成器(7)的输出端均与并条机后罗拉电机驱动器(10)相连。

2.根据权利要求1所述的电子差速齿轮，其特征在于，所述数字滤波器(3)用于对自调匀整控制器(9)的控制指令信号进行数字低通滤波和带阻滤波，以消除控制指令信号中的干扰和噪声，以及引起机械设备谐振的频率段信号。

3.根据权利要求1或2所述的电子差速齿轮，其特征在于，所述脉冲发生器(4)用于将数字滤波器(3)的输出信号转变为脉冲信号。

4.根据权利要求1或2所述的电子差速齿轮，其特征在于，所述测速模块(5)用于对分频器(2)输出的脉冲信号进行测频，以得到与脉冲信号频率成正比的输出信号，以用于速度合成。 

5.根据权利要求1或2所述的电子差速齿轮，其特征在于，所述脉冲合成器(6)用于将分频器(2)的输出脉冲和脉冲发生器(4)的输出脉冲进行叠加，叠加合成的脉冲作为位置指令输出到后罗拉电机驱动器(10)的位置环。

6.根据权利要求1或2所述的电子差速齿轮，其特征在于，所述速度合成器(7)用于将测速模块(5)的输出值和数字滤波器(3)的输出值进行叠加，得到后罗拉电机驱动器(10)的速度指令，作为前馈信号输出到后罗拉电机驱动器(10)的位置环。 

Images