CN202183369U - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN202183369U
CN202183369U CN2011201805527U CN201120180552U CN202183369U CN 202183369 U CN202183369 U CN 202183369U CN 2011201805527 U CN2011201805527 U CN 2011201805527U CN 201120180552 U CN201120180552 U CN 201120180552U CN 202183369 U CN202183369 U CN 202183369U
Authority
CN
China
Prior art keywords
terminal pad
bare chip
chip terminal
junction
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2011201805527U
Other languages
English (en)
Inventor
蒙上欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dengfeng Microelectronics Co Ltd
Original Assignee
Dengfeng Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dengfeng Microelectronics Co Ltd filed Critical Dengfeng Microelectronics Co Ltd
Priority to CN2011201805527U priority Critical patent/CN202183369U/zh
Application granted granted Critical
Publication of CN202183369U publication Critical patent/CN202183369U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型揭露了一种封装结构，包含一裸芯片连接盘、至少一联结杆以及多个管脚。裸芯片连接盘用以粘着至少一芯片。至少一联结杆连接裸芯片连接盘。多个管脚之中至少一管脚连接至少一联结杆或上述裸芯片连接盘。其中，每一裸芯片连接盘具有多个连接处，连接处的至少其中之一位于对应裸芯片连接盘的左侧，连接处的至少另一位于对应裸芯片连接盘的右侧，用以对应连接多个联结杆或上述至少一管脚，且于芯片粘着于裸芯片连接盘时提供支撑使裸芯片连接盘因芯片粘着而造成的倾斜角度小于一预定角度值。本实用新型使封装结构的散热能力得以提升，也可使封装结构的厚度能进一步变薄而降低封装结构的热阻，而进一步提升了其散热能力。

Description

封装结构
技术领域
本实用新型是关于一种封装结构，尤指一种具有对称支撑的裸芯片连接盘的封装结构。
背景技术
请参见图1，为现有的小型封装SOP-8的引线框架的示意图。引线框架包含了管脚(Lead)PIN1～8、一裸芯片连接盘(Die Pad)10以及两联结杆(Tie Bar)20。裸芯片连接盘10上有一粘着区40，用以供粘着一芯片(Die)，而两联结杆20连接裸芯片连接盘以于粘着芯片时提供支撑。然后，对引线框架进行封装成一封装结构，使裸芯片连接盘、芯片及管脚被一封装体(未绘出)包覆。然后，沿着一切断线50切断引线框架，使每一封装结构独立。而对于一些需要更佳散热效果的应用，例如：芯片为金氧半场效晶体管，会将裸芯片连接盘10部分面积裸露于封装体之外作为一散热片，以增加散热效果。
请参见图2，为现有的另一种小型封装SOP-8的引线框架的示意图。与图1所示的引线框架的差异在于管脚PIN1～4通过连接部30与裸芯片连接盘10连接。在此封装结构下，芯片产生的热也可以经由裸芯片连接盘10、连接部30、管脚PIN1～4而散热。然而，此时管脚PIN1～4于粘着芯片时也会提供支撑，使得裸芯片连接盘10于粘着芯片时的支撑力道左右不均。因此，裸芯片连接盘10会因为芯片粘着而造成倾斜。而若要裸露裸芯片连接盘10部分面积来增加散热，对于裸芯片连接盘10的水平要求很高。所以图2所示的封装结构并无法同时以裸露裸芯片连接盘10部分面积作为散热片的方式来同时提高封装结构的散热能力。
实用新型内容
现有技术中的封装结构，在于管脚与裸芯片连接盘连接的情况下，因粘着芯片时有支撑不均而造成裸芯片连接盘倾斜的问题，而无法同时裸露裸芯片连接盘的部分面积来进一步增加散热。鉴于此，本实用新型调整管脚、联结杆与裸芯片连接盘的连接位置，以提供更均匀的支撑，使裸芯片连接盘因粘着芯片所造成的倾斜控制在预定角度内，使封装时仍得以裸露裸芯片连接盘的部分面积作为散热片，使封装结构的散热能力得以提升。另外，由于裸芯片连接盘的水平度获得改善，也可使封装结构的厚度能进一步变薄而降低封装结构的热阻(Thermal Resistance)，更进一步提升了其散热能力。
为达上述目的，本实用新型提供了一种封装结构，包含一裸芯片连接盘、两联结杆以及多个管脚。裸芯片连接盘具有多个连接处，且裸芯片连接盘用以黏着至少一芯片。两联结杆连接裸芯片连接盘。多个管脚中至少两管脚连接联结杆其中之一。其中，多个连接处的一第一连接处、一第二连接处分别位于裸芯片连接盘的一第一侧、第一侧的一相对侧以连接对应的联结杆，以于至少一芯片黏着于裸芯片连接盘时提供支撑使裸芯片连接盘因至少一芯片黏着而造成的倾斜角度小于一预定角度值。
本实用新型也提供了另一种封装结构，包含一裸芯片连接盘、两联结杆以及多个管脚。裸芯片连接盘具有三个或以上连接处，且裸芯片连接盘用以黏着至少一芯片。两联结杆连接裸芯片连接盘。多个管脚中至少两管脚连接裸芯片连接盘。其中，三个或以上连接处的一第一连接、一第二连接处分别位于裸芯片连接盘的一第一侧及第一侧的一相对侧以连接对应的联结杆、一第三连接处位于裸芯片连接盘的一第二侧以连接多个管脚的至少其中之一，且第一连接处及第二连接处与第二侧的一垂直距离大于与第二侧的一相对侧的一垂直距离，以于至少一芯片黏着于裸芯片连接盘时提供支撑使裸芯片连接盘因至少一芯片黏着而造成的倾斜角度小于一预定角度值。
本实用新型还提供了另一种封装结构，包含一裸芯片连接盘、两个联结杆以及多个管脚。裸芯片连接盘具有四个或以上连接处，且裸芯片连接盘用以黏着至少一芯片。两个联结杆连接裸芯片连接盘。多个管脚中至少两管脚连接裸芯片连接盘。其中，四个或以上连接处的一第一连接处及一第二连接处分别位于裸芯片连接盘的一第一侧、第一侧的一相对侧的中间以连接两个联结杆的对应联结杆、一第三连接处及一第四连接处分别位于裸芯片连接盘的一第二侧、第二侧的一相对侧以连接多个管脚的对应管脚，以于至少一芯片黏着于裸芯片连接盘时提供支撑使裸芯片连接盘因至少一芯片黏着而造成的倾斜角度小于一预定角度值。
本实用新型又提供了另一种封装结构，包含一裸芯片连接盘、一联结杆以及多个管脚。裸芯片连接盘具有多个连接处，且裸芯片连接盘用以黏着至少一芯片。联结杆连接裸芯片连接盘。多个管脚中至少两管脚连接裸芯片连接盘。其中，多个连接处的一第一连接处及一第二连接处分别位于裸芯片连接盘的一第一侧、第一侧的一相对侧，且第一连接处连接联结杆，第二连接处连接多个管脚的至少两管脚，以于至少一芯片黏着于裸芯片连接盘时提供支撑使裸芯片连接盘因至少一芯片黏着而造成的倾斜角度小于一预定角度值。
以上的概述与接下来的详细说明皆为示范性质，是为了进一步说明本实用新型的权利要求。而有关本实用新型的其他目的与优点，将在后续的说明与图示加以阐述。
附图说明
图1为现有的小型封装SOP-8的引线框架的示意图。
图2为现有的另一种小型封装SOP-8的引线框架的示意图。
图3为根据本实用新型的第一较佳实施例的小型封装的封装结构示意图。
图4为图3所示的封装结构的剖面示意图。
图5为根据本实用新型的第二较佳实施例的小型封装的封装结构示意图。
图6为根据本实用新型的第三较佳实施例的小型封装的封装结构示意图。
图7为根据本实用新型的第四较佳实施例的小型封装的封装结构示意图。
图8为根据本实用新型的第五较佳实施例的小型封装的封装结构示意图。
图9为根据本实用新型的第六较佳实施例的小型封装的封装结构示意图。
图10为根据实用新型的第七较佳实施例的小型封装的封装结构示意图。
附图标号：
现有技术：
管脚PIN1～8
裸芯片连接盘10
联结杆20
连接部30
粘着区40
切断线50
本实用新型：
芯片100
引线102
裸芯片连接盘110
开孔112
上表面114、114’
联结杆120
连接处125
连接部130
粘着区140
切断线150
封装体160
管脚PIN1～8
垂直距离a、a’、b、b’
具体实施方式
请参见图3，为根据本实用新型的第一较佳实施例的小型封装(SO)的封装结构示意图。小型封装(SO)系列的产品有很多种形式，例如：SOP(小型封装)、SSOP(收缩小型封装)、SOJ(J型脚小型封装)、TSOP(超薄小型封装)以及TSSOP(超薄收缩小型封装)等，本实用新型均可适用。在此为了能针对对现有的封装结构与本实用新型的封装结构的差异进行说明，故以SOP-8封装为例来对本实用新型进行说明。如图所示，封装结构包含一裸芯片连接盘110、两联结杆120以及八个管脚PIN1～8，其中裸芯片连接盘110上有一粘着区140，用以粘着至少一芯片(未绘出)。裸芯片连接盘110具有两连接处125，分别位于裸芯片连接盘110的上侧及下侧(即上侧的相对侧)两侧的中间以对应连接两联结杆120。八个管脚PIN1～8中的四个管脚PIN1～4彼此连接，且通过连接部130连接到两联结杆120。在本实施例的封装结构下，于粘着芯片时由两联结杆120提供上下对应的支撑，因此裸芯片连接盘110所承受芯片粘着的施力由两联结杆120平均承受，而不至于产生使裸芯片连接盘110旋转的力矩而造成裸芯片连接盘110倾斜。若封装过程有些微的误差，本实用新型的封装结构仍可将裸芯片连接盘110因粘着芯片而倾斜角度控制在一预定角度之内。然后，利用一封装体封装裸芯片连接盘110、管脚PIN1～8、芯片以及两联结杆120。而由于本实用新型的裸芯片连接盘的倾斜角度被控制在一预定角度之内，使得封装体得以裸露裸芯片连接盘的部分面积作为一散热片。然后，沿着一切断线150切断管脚PIN1～8及联结杆120，使每一封装结构独立。
请参见图4，为图4所示的封装结构的剖面示意图。芯片100粘着于裸芯片连接盘110的一表面上，而裸芯片连接盘110的另一表面则裸露于封装体160之外作为散热片。另外，芯片110通过引线102连接管脚PIN5～8，以供芯片110内的电路与外部电路的联系及功能运作。而为了避免因为裸露裸芯片连接盘110的部分面积而弱化了封装体160的封装强度，裸芯片连接盘110上可以包含至少一开孔112，以增加封装体160与裸芯片连接盘110的接触面积而加强封装体160的封装强度。另外，由于裸芯片连接盘110的水平度的提升(即倾斜角度的减少)，可以使封装结构于封装厚度上的误差缩小。因此，本实用新型的封装结构的厚度可以进一步缩小，而由现有的封装体160由上表面114缩小到上表面114’。通过封装结构的厚度缩小，可以降低封装结构的热阻而更进一步地提升其散热能力。
当然，上述实施例及以下说明的实施例的管脚数会根据不同的小型封装而有所不同，而且彼此连接的管脚数也可以根据实际电路设计需求而调整。
请参见图5，为根据本实用新型的一第二较佳实施例的小型封装的封装结构示意图。相较于图3所示的实施例，每一联结杆120均通过两连接处125与裸芯片连接盘110连接。在本实施例中，连接处125分别位于裸芯片连接盘110的四个角上(或者可以说是上下两侧的两边)，使连接处125所提供的支撑上下左右对称。如此，可进一步加强裸芯片连接盘110对粘着芯片的误差承受力，使裸芯片连接盘110的倾斜角度控制于一更小的范围内。
上述两实施例均以连接处125连接裸芯片连接盘110及联结杆120为例说明。实际上，连接处125也可以连接裸芯片连接盘110及管脚而达到同样的效果。请参见图6，为根据本实用新型的第三较佳实施例的小型封装的封装结构示意图。相较于图5所示的实施例，彼此连接的管脚P1N1～4通过连接部130连接到裸芯片连接盘110上下两侧最靠左边(或者可以说是裸芯片连接盘110的左边的两个角)的两连接处125，而裸芯片连接盘110上下两侧最靠右边(或者可以说是裸芯片连接盘110的右边的两个对角)的两连接处125则连接联结杆120。同样地，本实施例的封装结构亦可达到提供对称支撑的优点。
请参见图7，为根据本实用新型的第四较佳实施例的小型封装的封装结构示意图。相较于图3所示的实施例，本实施例有六个连接处125，其中上下侧两侧的中间各有一个连接处125分别连接联结杆120，另外四个连接处125分别位于裸芯片连接盘110的四个角上，用以分别连接四个管脚PIN1、PIN4、PIN5、PIN8。同样地，本实施例的封装结构不仅可提供对称支撑，且由于连接处125多达6个，对于误差的承受能力亦更进一步提升。
本实用新型的封装结构亦可应用至多个裸芯片连接盘的应用环境。请参见图8，为根据本实用新型的第五较佳实施例的小型封装的封装结构示意图。本实施例的封装结构包含两个裸芯片连接盘110。右侧的裸芯片连接盘110有两个连接处125，分别位于右侧两个边上，用以连接两个联结杆120以提供上下对称的支撑。左侧的裸芯片连接盘110有三个连接处125，分别位于左侧两个边及中间，用以连接两个联结杆120及三个管脚PIN2～4。虽然左侧的裸芯片连接盘110的连接处125上下对称而左右不完全对称，然而左右两方均有支撑的情况下，相较于现有的封装结构仍可减少倾斜的角度，尤其在连接处125多达五个的情况下，连接处125各自分担的粘着芯片的力道差异并不大，造成的倾斜角度自然可控制在预定的倾斜角度之内。
请参见图9，为根据本实用新型的第六较佳实施例的小型封装的封装结构示意图。相较于图3所示的实施例，本实施例一样具有两个连接处125，但仅有一联结杆120。两个连接处125其中之一位于裸芯片连接盘110的上侧的中间并连接联结杆120，另一连接处125位于裸芯片连接盘110的相对侧(即下侧)的中间通过一连接部130连接至管脚PIN3～4。因此，本实施例的封装结构可提供对称支撑，以避免芯片粘着于裸芯片连接盘110造成的倾斜角度超过于一预定角度值。
请参见图10，为根据本实用新型的第七较佳实施例的小型封装的封装结构示意图。相较于图2所示的习知的引线框架结构，本实施例具有三个连接处125。三个连接处125其中之一位于裸芯片连接盘110的左侧中间通过一连接部130连接至管脚PIN3～4，三个连接处125的另两个连接处分别位于裸芯片连接盘110的上下两侧的最左边而分别连接联结杆120。本实施例的三个连接处中与联结杆120连接的连接处非位于裸芯片连接盘110上下两侧的中间，而是偏向右侧(即左侧的相对侧)的相对侧，即与左侧的垂直距离a、a’大于与右侧垂直距离b、b’，故支撑重心与粘着区140的重心大致上一致，故其支撑亦可达到避免芯片粘着于裸芯片连接盘110造成的倾斜角度超过于一预定角度值的作用。
因此，本实用新型通过调整裸芯片连接盘的两个或以上连接处的位置，以提供两个或以上的支撑，使其中一连接处位于裸芯片连接盘的第一侧的同时，至少另一连接处位于于裸芯片连接盘的第二侧(即，非第一侧，但可以是第一侧的相对侧)，使后者连接处与第一侧的垂直距离大于与第一侧的相对侧垂直距离。因此，这些支撑的重心与粘着区140的重心大致上一致而提供更均匀的支撑，使裸芯片连接盘因粘着芯片所造成的倾斜可控制在预定角度内，使封装时仍得以裸露裸芯片连接盘的部分面积作为散热片，使封装结构的散热能力得以提升。另外，由于裸芯片连接盘的水平度获得改善，也可使封装结构的厚度能进一步变薄而降低封装结构的热阻，而进一步提升了其散热能力。
如上所述，本实用新型完全符合专利三要件：新颖性、进步性和产业上的利用性。本实用新型在上文中已以较佳实施例揭露，然本领域技术人员应理解的是，该实施例仅用于描绘本实用新型，而不应解读为限制本实用新型的范围。应注意的是，举凡与该实施例等效的变化与置换，均应设为涵盖于本实用新型的范畴内。因此，本实用新型的保护范围当以权利要求所界定的为准。

Claims (11)

1.一种封装结构，其特征在于，所述的封装结构包含：
一裸芯片连接盘，具有多个连接处，所述裸芯片连接盘用以黏着至少一芯片；
两联结杆，连接所述裸芯片连接盘；以及
多个管脚，其中至少两管脚连接所述联结杆其中之一；
其中，所述多个连接处的一第一连接处、一第二连接处分别位于所述裸芯片连接盘的一第一侧、所述第一侧的一相对侧以连接对应的联结杆，以于所述至少一芯片黏着于所述裸芯片连接盘时提供支撑使所述裸芯片连接盘因所述至少一芯片黏着而造成的倾斜角度小于一预定角度值。
2.如权利要求1所述的封装结构，其特征在于，更包含一封装体，封装所述裸芯片连接盘、所述多个管脚、所述至少一芯片以及所述至少一联结杆，并使所述裸芯片连接盘裸露部分面积做为一散热片。
3.如权利要求2所述的封装结构，其特征在于，所述裸芯片连接盘具有两个连接处，分别位于所述第一侧及所述相对侧的中间。
4.如权利要求2所述的封装结构，其特征在于，所述裸芯片连接盘具有四个连接处，分别位于所述第一侧及所述相对侧的两侧边。
5.一种封装结构，其特征在于，所述的封装结构包含：
一裸芯片连接盘，具有三个或以上连接处，所述裸芯片连接盘用以黏着至少一芯片；
两联结杆，连接所述裸芯片连接盘；以及
多个管脚，其中至少两管脚连接所述裸芯片连接盘；
其中，所述三个或以上连接处的一第一连接、一第二连接处分别位于所述裸芯片连接盘的一第一侧及所述第一侧的一相对侧以连接对应的联结杆、一第三连接处位于所述裸芯片连接盘的一第二侧以连接所述多个管脚的至少 其中之一，且所述第一连接处及所述第二连接处与所述第二侧的一垂直距离大于与所述第二侧的一相对侧的一垂直距离，以于所述至少一芯片黏着于所述裸芯片连接盘时提供支撑使所述裸芯片连接盘因所述至少一芯片黏着而造成的倾斜角度小于一预定角度值。
6.如权利要求5所述的封装结构，其特征在于，更包含一封装体，封装所述裸芯片连接盘、所述多个管脚、所述至少一芯片以及所述两联结杆，并使所述裸芯片连接盘裸露部分面积做为一散热片。
7.如权利要求6所述的封装结构，其特征在于，所述裸芯片连接盘具有四个连接处，分别位于所述裸芯片连接盘的四个角。
8.一种封装结构，其特征在于，所述的封装结构包含：
一裸芯片连接盘，具有四个或以上连接处，所述裸芯片连接盘用以黏着至少一芯片；
两个联结杆，连接所述裸芯片连接盘；以及
多个管脚，其中至少两管脚连接所述裸芯片连接盘；
其中，所述四个或以上连接处的一第一连接处及一第二连接处分别位于所述裸芯片连接盘的一第一侧、所述第一侧的一相对侧的中间以连接所述两个联结杆的对应联结杆、一第三连接处及一第四连接处分别位于所述裸芯片连接盘的一第二侧、所述第二侧的一相对侧以连接所述多个管脚的对应管脚，以于所述至少一芯片黏着于所述裸芯片连接盘时提供支撑使所述裸芯片连接盘因所述至少一芯片黏着而造成的倾斜角度小于一预定角度值。
9.如权利要求8所述的封装结构，其特征在于，更包含一封装体，封装所述裸芯片连接盘、所述多个管脚、所述至少一芯片以及所述两联结杆，并使所述裸芯片连接盘裸露部分面积做为一散热片。
10.一种封装结构，其特征在于，所述的封装结构包含：
一裸芯片连接盘具有多个连接处，所述裸芯片连接盘用以黏着至少一芯片；
一联结杆，连接所述裸芯片连接盘；以及 
多个管脚，其中至少两管脚连接所述裸芯片连接盘；
其中，所述多个连接处的一第一连接处及一第二连接处分别位于所述裸芯片连接盘的一第一侧、所述第一侧的一相对侧，且所述第一连接处连接所述联结杆，所述第二连接处连接所述多个管脚的所述至少两管脚，以于所述至少一芯片黏着于所述裸芯片连接盘时提供支撑使所述裸芯片连接盘因所述至少一芯片黏着而造成的倾斜角度小于一预定角度值。
11.如权利要求10所述的封装结构，其特征在于，更包含一封装体，封装所述裸芯片连接盘、所述多个管脚、所述至少一芯片以及所述两联结杆，并使所述裸芯片连接盘裸露部分面积做为一散热片。 
CN2011201805527U 2011-05-31 2011-05-31 封装结构 Expired - Lifetime CN202183369U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011201805527U CN202183369U (zh) 2011-05-31 2011-05-31 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011201805527U CN202183369U (zh) 2011-05-31 2011-05-31 封装结构

Publications (1)

Publication Number Publication Date
CN202183369U true CN202183369U (zh) 2012-04-04

Family

ID=46176396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011201805527U Expired - Lifetime CN202183369U (zh) 2011-05-31 2011-05-31 封装结构

Country Status (1)

Country Link
CN (1) CN202183369U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015058428A1 (zh) * 2013-10-25 2015-04-30 深圳市华星光电技术有限公司 芯片结构及电路结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015058428A1 (zh) * 2013-10-25 2015-04-30 深圳市华星光电技术有限公司 芯片结构及电路结构

Similar Documents

Publication Publication Date Title
US7408245B2 (en) IC package encapsulating a chip under asymmetric single-side leads
KR101840576B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
CN101840896B (zh) 一种倒装焊高散热球型阵列封装结构
CN104659010A (zh) 一种四方扁平无引脚型态封装的引线框结构与封装体结构
CN202183369U (zh) 封装结构
CN202259248U (zh) 封装结构、小外型封装结构及其电子芯片
CN101685809B (zh) 半导体封装件及其导线架
CN207183224U (zh) 加热块及具有其的加热装置、压制加热组件
CN204516737U (zh) 一种新型半导体防脱落封装结构
CN101834163A (zh) 一种半导体倒装焊封装散热改良结构
CN201623064U (zh) 内脚露出芯片倒装倒t散热块外接散热器封装结构
CN201623094U (zh) 内脚露出芯片倒装散热块外接散热帽封装结构
CN201623112U (zh) 内脚露出芯片倒装散热块外接散热板封装结构
CN201623022U (zh) 印刷线路板芯片倒装外接散热板封装结构
CN201623071U (zh) 内脚埋入芯片倒装散热块外接散热板封装结构
CN201623113U (zh) 内脚埋入芯片倒装散热块外接散热器封装结构
CN201623088U (zh) 内脚埋入芯片倒装倒t型散热块封装结构
CN201751991U (zh) 内脚埋入芯片倒装散热块外接散热帽封装结构
CN201623091U (zh) 内脚露出芯片倒装倒t型散热块封装结构
CN201623031U (zh) 内脚埋入芯片倒装带散热块封装结构
CN201623066U (zh) 印刷线路板芯片倒装散热块外接散热帽封装结构
CN201623038U (zh) 内脚露出芯片倒装散热块表面凸出封装结构
CN201751980U (zh) 内脚露出芯片倒装散热块外接散热器封装结构
CN201623042U (zh) 内脚埋入芯片倒装矩型散热块封装结构
CN104752383A (zh) 一种新型半导体防脱落封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20120404