CN202094855U - 无待机功耗双稳态电路 - Google Patents
无待机功耗双稳态电路 Download PDFInfo
- Publication number
- CN202094855U CN202094855U CN2011201461647U CN201120146164U CN202094855U CN 202094855 U CN202094855 U CN 202094855U CN 2011201461647 U CN2011201461647 U CN 2011201461647U CN 201120146164 U CN201120146164 U CN 201120146164U CN 202094855 U CN202094855 U CN 202094855U
- Authority
- CN
- China
- Prior art keywords
- transistor
- resistance
- collector electrode
- output
- base stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型的目的是提供一种无功耗待机双稳态电路,该电路包括信号输入、触发器、锁存输出电路,要解决的技术问题是当电路处于待机状态时,在该电路中无电流回路,不产生功耗,采用的技术方案是在触发器和锁存输出之间增加一个模拟开关电路,当电路处于待机状态时,该电路中的所有晶体管均截止,致电路中无电流回路,不产生功率消耗,从而节约了电能同时还延长了元器件使用寿命。
Description
技术领域
本实用新型涉及一种开关电路,特别是一种双稳态电路。
背景技术
随着电子产品的飞速发展,双稳态电路作为基础电路,广泛应用于各种电子设备,目前应用较广的有以下几种形式:
1,RS触发器构建的双稳态开关电路;
2,JK触发器构建的双稳态开关电路;
3,D触发器构建的双稳态开关电路;
4,由D触发器转换而成的T触发器构建的双稳态开关电路;
上述双稳态开关电路包括信号输入、触发器和信号输出功能,但这些电路不论是在工作状态还是在待机状态,电路中始终会有部分元器件总处于工作状态,即产生电能消耗。
发明内容
本实用新型的目的是提供一种无功耗待机双稳态电路,要解决的技术问题是当电路处于待机状态时,无电流回路,不产生功耗。
采用的技术方案:本实用新型无待机功耗双稳态电路,包括信号输入、触发器、模拟开关电路和锁存输出,其中:
信号输入由开关SW1和第1电容组成,开关SW1一端与电源相接,另一端接于触发器的输入端和第1电容并通过第1电容接地;
触发器含有第1、2、3、5、7晶体管和第1、2开关二极管;
第1晶体管的基极通过第3电阻与开关SW1相接,其发射极接于第1开关二极管的负极和第2晶体管的集电极,其集电极接于第5晶体管的发射极和第6晶体管的基极;
第2晶体管的基极接于第7晶体管的集电极并通过第10电阻接于第2开关二极管的负极和锁存输出的输入端,其集电极接于第1开关二极管的负极并通过第8电阻接于第3晶体管的基极,其发射极接地;
第3晶体管的基极通过第7电阻接于开关SW1,其集电极接于第2开关二极管的正极,其发射极接于开关SW1;
第5晶体管的基极通过第5电阻和第6电阻的串联接于开关SW1,其集电极通过第1电阻接于电源,其发射极接于第6晶体管的基极和第1晶体管的集电极;
第7晶体管的基极通过第15电阻接于第1开关二极管的负极、第1晶体管的发射极和第2晶体管的集电极,其集电极接于第2晶体管的基极并通过第10电阻接于第2开关二极管的负极和第4晶体管的集电极,其发射极接地。
第1开关二极管的正极通过第6电阻接于开关SW1,其负极接于第2晶体管的集电极和第1晶体管的发射极;
第2开关二极管的正极接于第3晶体管的集电极,其负极接于锁存输出的 第4晶体管的发射极;
锁存输出含有第4晶体管和第6晶体管,第4晶体管的基极通过第13电阻接于其发射极并接于电源,其基极还通过第14电阻接于第6晶体管的集电极和锁存输出的输出端,其集电极接于第2开关二极管的负极并通过第11电阻接于第6晶体管的基极,第6晶体管的发射极接地;
在触发器和锁存输出之间设置有模拟开关电路,该模拟开关电路接通时,锁存输出输出端处于低电平状态,其断开后,锁存输出输出端仍为低电平状态,再次接通时,锁存输出输出端翻转为高电平状态,再次断开后,锁存输出输出端维持高电平状态。
模拟开关电路SW2由第1、2、5晶体管组成。
另外,在第1开关二极管的正极与接地之间还串联连接有第5电阻和第2电阻。
与现有技术相比,本实用新型无待机功耗双稳态电路,当电路处于待机状态时,因电路中的晶体管均为截止状态,致电路中无电流回路,不产生功率消耗。
附图说明
图1为本实用新型的电路框图
图2为本实用新型的电路原理图
具体实施方式
下面结合附图和实施例对本实用新型的技术方案作进一步说明:
如图1所示,本实用新型无待机功耗双稳态电路,包括信号输入1、触发器2、模拟开关电路SW2和锁存输出3,其中:
信号输入1由开关SW1和第1电容C1组成,开关SW1一端与电源相接,另一端接于触发器2的输入端和第1电容C1并通过第1电容C1接地;
触发器2含有第1、2、3、5、7晶体管Q1、Q2、Q3、Q5、Q7和第1、2开关二极管D1、D2,
第1晶体管Q1的基极通过第3电阻R3与开关SW1相接,其发射极接于第1开关二极管D1的负极和第2晶体管Q2的集电极,其集电极接于第5晶体管Q5的发射极和第6晶体管Q6的基极;
第2晶体管Q2的基极接于第7晶体管Q7的集电极并通过第10电阻R10接于第2开关二极管D2的负极和锁存输出3的输入端,其集电极接于第1开关二极管D1的负极并通过第8电阻R8接于第3晶体管Q3的基极,其发射极接地;
第3晶体管Q3的基极通过第7电阻R7接于开关SW1,其集电极接于第2开关二极管D2的正极,其发射极接于开关SW1;
第5晶体管Q5的基极通过第5电阻R5和第6电阻R6的串联接于开关SW1,其集电极通过第1电阻R1接于电源,其发射极接于第6晶体管Q6的基极和第1晶体管Q1的集电极;
第7晶体管Q7的基极通过第15电阻R15接于第1开关二极管D1的负极、第1晶体管Q1的发射极和第2晶体管Q2的集电极,其集电极接于第2晶体管Q2的基极并通过第10电阻R10接于第2开关二极管D2的负极和第4晶体管Q4的集电极,其发射极接地。
第1开关二极管D1的正极通过第6电阻R6接于开关SW1,其负极接于第2晶体管Q2的集电极和第1晶体管Q1的发射极;
第2开关二极管D2的正极接于第3晶体管Q3的集电极,其负极接于锁存输出3的第4晶体管Q4的发射极;
锁存输出3含有第4晶体管Q4和第6晶体管Q6,第4晶体管Q4的基极通过第13电阻R13接于其发射极并接于电源,其基极还通过第14电阻R14接于第6晶体管Q6的集电极和锁存输出3的输出端,其集电极接于第2开关二极管D2的负极并通过第11电阻R11接于第6晶体管Q6的基极,第6晶体管Q6的发射极接地;
在触发器2和锁存输出3之间设置有模拟开关电路SW2,该模拟开关电路SW2接通时,锁存输出3输出端处于低电平状态,其断开后,锁存输出3输出端仍为低电平状态,再次接通时,锁存输出3输出端翻转为高电平状态,再次断开后,锁存输出3输出端维持高电平状态。
模拟开关电路SW2由第1、2、5晶体管Q1、Q2、Q5组成。
另外,在第1开关二极管D1的正极与接地之间还串联连接有第5电阻R5和第2电阻R2。
第1、2、5、6、7晶体管(Q1、Q2、Q5、Q6、Q7)为NPN管,其型号为2N4401。第3、4晶体管(Q3、Q4)为PNP管,其型号为4403。
现对图2所示的电路原理图作进一步说明:
接通开关SW1(启动过程):
第5晶体管Q5因其基极获得电压而导通、第7晶体管Q7因其基极获得电 压而导通,第5晶体管Q5导通致第6晶体管Q6基极获压而导通,此时第6晶体管Q6集电极即锁存输出3的输出端为低电平,因第6晶体管Q6的导通使第4晶体管Q4的基极获压而导通,由于第4晶体管Q4的正反馈作用致第4、6晶体管Q4、Q6构成了自锁电路,此时第1、2、3晶体管Q1、Q2、Q3处于截止状态,至此电路完成开机过程。
断开开关SW1(稳态过程):
因基极失去电压,第5、7晶体管Q5、Q7截止,因第4、6晶体管Q4、Q6为自锁电路仍处于导通状态,此时第2晶体管Q2基极因第4晶体管Q4的导通获得电压而导通。此时第1、3、5、7晶体管Q1、Q3、Q5、Q7截止,第6晶体管Q6集电极即锁存输出3的输出端仍为低电平,电路处于开机状态。
再次接通开关SW1(关断过程):
在第2晶体管Q2导通的状态下,因基极获得电压,第5、1晶体管Q5、Q1和第3晶体管Q3导通,第7晶体管Q7集电极因电位过低而截止,在第1晶体管Q1和第2晶体管Q2共同导通的作用下,第6晶体管Q6基极被强制拉到地截止,继而第4晶体管Q4也截止,第6晶体管Q6集电极即锁存输出3的输出端输出高电平,电路完成关断过程。
再断开开关SW1(待机过程):
因基极失去电压,第1、5晶体管Q1、Q5和第3晶体管Q3截止,第2晶体管Q2因第4、6晶体管Q4、Q6截止而截止,至此第1、2、3、4、5、6、7晶体管Q1、Q2、Q3、Q4、Q5、Q6、Q7全部截止,第6晶体管Q6集电极即锁存输出3的输出端处于高电平,电路处于待机状态,因电路中无任何回路,所以不产生功耗。
本实用新型无待机功耗双稳态电路,当电路处于待机状态时,因电路中的晶体管均为截止状态,致电路中无电流回路,不产生功率消耗,从而节约了电能同时还延长了元器件使用寿命,本电路结构简单,布局合理,稳定性好,成本较低。
Claims (5)
1.一种无待机功耗双稳态电路,包括信号输入(1)、触发器(2)和锁存输出(3),其中:
信号输入(1)由开关(SW1)和电容(C1)组成,开关(SW1)一端与电源相接,另一端接于触发器(2)的输入端和电容(C1)并通过电容(C1)接地;
触发器(2)含有第1、2、3、5、7晶体管(Q1、Q2、Q3、Q5、Q7)和第1、2开关二极管(D1、D2);
第1晶体管(Q1)的基极通过第3电阻(R3)与开关(SW1)相接,其发射极接于第1开关二极管(D1)的负极和第2晶体管(Q2)的集电极,其集电极接于第5晶体管(Q5)的发射极和第6晶体管(Q6)的基极;
第2晶体管(Q2)的基极接于第7晶体管(Q7)的集电极并通过第10电阻(R10)接于第2开关二极管(D2)的负极和锁存输出(3)的输入端,其集电极接于第1开关二极管(D1)的负极并通过第8电阻(R8)接于第3晶体管(Q3)的基极,其发射极接地;
第3晶体管(Q3)的基极通过第7电阻(R7)接于开关(SW1),其集电极接于第2开关二极管(D2)的正极,其发射极接于开关(SW1);
第5晶体管(Q5)的基极通过第5电阻(R5)和第6电阻(R6)的串联接于开关(SW1),其集电极通过第1电阻(R1)接于电源,其发射极接于第6晶体管(Q6)的基极和第1晶体管(Q1)的集电极;
第7晶体管(Q7)的基极通过第15电阻(R15)接于第1开关二极管(D1)的负极、第1晶体管(Q1)的发射极和第2晶体管(Q2)的集电极,其集电极接于第2晶体管(Q2)的基极并通过第10电阻(R10)接于第2开关二极管(D2)的负极和第4晶体管(Q4)的集电极,其发射极接地。
第1开关二极管(D1)的正极通过第6电阻(R6)接于开关(SW1),其负极接于第2晶体管(Q2)的集电极和第1晶体管(Q1)的发射极;
第2开关二极管(D2)的正极接于第3晶体管(Q3)的集电极,其负极接于锁存输出(3)的第4晶体管(Q4)的发射极;
锁存输出(3)含有第4晶体管(Q4)和第6晶体管(Q6),第4晶体管(Q4)的基极通过第13电阻(R13)接于其发射极并接于电源,其基极还通过第14电阻(R14)接于第6晶体管(Q6)的集电极和锁存输出(3)的输出端,其集电极接于第2开关二极管(D2)的负极并通过第11电阻(R11)接于第6晶体管(Q6)的基极,第6晶体管(Q6)的发射极接地;
其特征在于:
在所述触发器(2)和锁存输出(3)之间设置有模拟开关电路(SW2),该模拟开关电路(SW2)接通时,锁存输出(3)的输出端处于低电平,其断开后,锁存输出(3)的输出端维持低电平,再次接通时,锁存输出(3)的输出端翻转为高电平,再次断开后,锁存输出(3)的输出端维持在高电平。
2.根据权利要求1所述的无待机功耗双稳态电路,其特征在于:所述模拟开关电路(SW2)由第1、2、5晶体管(Q1、Q2、Q5)组成,
3.根据权利要求2所述的无待机功耗双稳态电路,其特征在于:在所述第1开关二极管(D1)的正极与接地之间还串联连接有第5电阻(R5)和第2电阻(R2)。
4.根据权利要求2所述的无待机功耗双稳态电路,其特征在于:所述第1、2、5、6、7晶体管(Q1、Q2、Q5、Q6、Q7)为NPN管,其型号为2N4401。
5.根据权利要求4所述的无待机功耗双稳态电路,其特征在于:所述第3、4晶体管(Q3、Q4)为PNP管,其型号为4403。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011201461647U CN202094855U (zh) | 2011-05-10 | 2011-05-10 | 无待机功耗双稳态电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011201461647U CN202094855U (zh) | 2011-05-10 | 2011-05-10 | 无待机功耗双稳态电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202094855U true CN202094855U (zh) | 2011-12-28 |
Family
ID=45369895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011201461647U Expired - Fee Related CN202094855U (zh) | 2011-05-10 | 2011-05-10 | 无待机功耗双稳态电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202094855U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111342071A (zh) * | 2018-12-18 | 2020-06-26 | 东莞新能德科技有限公司 | 电池组件、电子设备及电池检测系统 |
-
2011
- 2011-05-10 CN CN2011201461647U patent/CN202094855U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111342071A (zh) * | 2018-12-18 | 2020-06-26 | 东莞新能德科技有限公司 | 电池组件、电子设备及电池检测系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103633876B (zh) | 隔离控制双极性高频高压脉冲电源电路 | |
CN204696914U (zh) | 一种新型Boost变换器 | |
CN204836095U (zh) | 一种可以输出正负电压的运放扩流电路 | |
CN202094855U (zh) | 无待机功耗双稳态电路 | |
CN204376710U (zh) | 车载电源 | |
CN203206118U (zh) | 一种高效dc/dc升压转换电路 | |
CN103337956A (zh) | 双向Buck变换器 | |
CN205039703U (zh) | 一种智能降压式开关电源 | |
CN203932956U (zh) | 一种大电流继电器驱动保护电路 | |
CN202383545U (zh) | 应用于供电技术中的恒压恒流控制电路 | |
CN2591835Y (zh) | 带过压保护的电源极性保护电路 | |
CN105305397A (zh) | 一种过压保护电路和电子设备 | |
CN205864383U (zh) | 一种高速电力高频交流固态继电器 | |
CN203251225U (zh) | 双向Buck变换器 | |
CN204697016U (zh) | 一种驱动脉冲放大电路 | |
CN104167911B (zh) | 一种电压升压保护电路 | |
CN204290883U (zh) | 一种终端放大器电路 | |
CN202424652U (zh) | 脉冲信号调制电路及装置 | |
CN207135071U (zh) | 高保真高效率功放电路 | |
CN209134132U (zh) | 双电源切换电路以及装置 | |
CN212381124U (zh) | 一种通用型模拟同步整流电路 | |
CN206992670U (zh) | 一种新型dc插限流锁死保护电路 | |
CN202261021U (zh) | 由555时基电路构成的直流电压提升电路 | |
CN203180874U (zh) | 基于十进制计数器的多地控制开关 | |
CN202678220U (zh) | 本安型延时控制继电器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111228 Termination date: 20130510 |