CN201898627U

CN201898627U - 一种基于数据压缩的数字宽带射频拉远系统

Info

Publication number: CN201898627U
Application number: CN2010206147948U
Authority: CN
Inventors: 龚贺; 于吉涛
Original assignee: Comba Telecom Systems China Ltd
Current assignee: Comba Network Systems Co Ltd
Priority date: 2010-11-18
Filing date: 2010-11-18
Publication date: 2011-07-13
Anticipated expiration: 2020-11-18

Abstract

本实用新型提供了一种基于数据压缩的数字宽带射频拉远系统，该系统的第一FPGA模块包括第一数据压缩单元、第一数据解压缩单元、第一CPRI解帧单元和第一CPRI打包单元，第二FPGA模块包括第二数据压缩单元、第二数据解压缩单元、第二CPRI解帧单元和第二打包单元；第一数据压缩单元连接在第一CPRI打包单元之前，第一数据解压缩单元连接在第一CPRI解帧单元之后；第二数据压缩单元连接在第二CPRI打包单元之前，第二数据解压缩单元连接在第一CPRI解帧单元之后。本实用新型可以简化FPGA设计难度，降低数据链路传输速率，降低硬件成本，从而节约了本实用新型数字射频拉远系统的成本。

Description

一种基于数据压缩的数字宽带射频拉远系统

技术领域

本实用新型涉及移动通信技术领域，尤其涉及一种基于数据压缩的数字宽带射频拉远系统。

背景技术

在移动通信产品中，数字射频拉远系统由近端数字接入控制单元和远端数字射频拉远单元组成，是一种直接耦合基站信号，采用数字中频传输方式的信号覆盖系统，目前数字射频拉远系统采用一台近端数字接入控制单元通过链路拉远与远端数字射频拉远单元连接完成信号覆盖，如图1，现有技术中，远端数字射频拉远单元包括双工器、功放单元、低噪放单元、第一射频上变频单元、第一射频下变频单元、第一数模转换单元、第一模数转换单元、第一数字下变频单元、第一数字上变频单元、第一CPRI打包单元、第一CPRI解帧单元、第一串并转换单元和第一光电转换单元，近端数字接入控制单元包括第二射频下变频单元、第二射频上变频单元、第二数模转换单元、第二模数转换单元、第二数字下变频单元、第二数字上变频单元、第二CPRI打包单元、第二CPRI解帧单元、第二串并转换单元和第二光电转换单元；

数字射频拉远系统把信号分为上行信号和下行信号。对于上行信号来说，天线接收的射频信号经过双工器、低噪放单元、射频单元下变频为中频输入模数转换器，模数转换器完成信号的采样和数字化，将该信号送到DDC模块，将信号滤波后串行化、经光电转换器件驱动串行信号为光信号，通过光纤发送到近端数字接入控制单元。

近端数字接入控制单元接收到光纤传过来的上行光信号后首先通过光电转换器件把信号转变为电信号进而恢复为远端滤波之后的数字信号，DUC模块将该信号上变频为中频信号然后给到数模转换器完成对远端输入中频的恢复，当然，该中频信号与远端输入的中频信号频率可能有差异，经过远端的射频部分上变频之后，最终实现了远端输入信号与近端输出信号的频率完全一致。

下行信号的处理过程同上行信号的处理过程，不同点在于信号从近端的射频输入，从远端的功放输出，完成下行信号的大功率覆盖。

目前，在射频拉远系统的设计中面临下变频和上变频的设计过于复杂。下变频模块中包含了下变频数控振荡器，半带滤波器，FIR滤波器，CIC滤波器等多个模块。上变频模块中包含了整形滤波器，内插滤波器，和上变频数控振荡器等多个模块。在导致系统设计复杂的同时对硬件的要求较高。同时，大带宽的输入信号导致信号链路的传输数据量过大，提升了硬件的成本，为整机降成本带来负担。

发明内容

本实用新型的目的是为了克服现有技术中的不足，提供了一种数字宽带射频拉远系统，该系统简化了上下变频的设计负担，对数据进行压缩，降低链路上的数据传输速率，进而降低硬件的规格，降低成本，提升系统的稳定性。

本实用新型的技术方案是：一种基于数据压缩的数字宽带射频拉远系统，包括第一FPGA模块和第二FPGA模块，所述第一FPGA模块包括第一数据压缩单元、第一数据解压缩单元、第一CPRI打包单元、第一CPRI解帧单元，所述第一数据压缩单元的输出端与第一CPRI打包单元连接、第一CPRI解帧单元的输出端与第一数据解压缩单元连接；所述第二FPGA模块包括第二数据压缩单元、第二数据解压缩单元、第二CPRI打包单元、第二CPRI解帧单元，所述第二数据压缩单元的输出端与第二CPRI打包单元连接、第二CPRI解帧单元的输出端与第二数据解压缩单元连接。

所述的数据压缩单元由序列抽取单元、拟合序列单元、第一序列压缩单元、第二序列压缩单元和压缩数据编码单元组成，所述序列抽取单元的主序列信号输出端分别与第一序列压缩单元和拟合序列单元相连；所述拟合序列单元和序列抽取单元的从序列信号输出端进行减操作后与第二序列压缩单元相连接；所述压缩数据编码单元与第一序列压缩单元和第二序列压缩单元的输出端相连接。

所述的数据解压缩单元由解压缩数据编码单元、第一序列解压缩单元、第二序列解压缩单元、拟合序列单元、序列组合单元组成；所述解压缩数据编码单元的主压缩序列信号输出端与第一序列解压缩单元相连接；所述解压缩数据编码单元的误差压缩序列信号输出端与第二序列解压缩单元相连接；所述第一序列解压缩单元的主序列信号输出端分别与序列组合单元、拟合序列单元相连接；所述第二序列解压缩单元的误差序列信号输出端和拟合序列单元输出端进行加操作后与序列组合单元相连接。

所述的第一序列压缩单元与第二序列压缩单元结构相同，所述的结构包括增量产生模块、浮点数据块模块和霍夫曼编码模块，所述增量产生模块和浮点数据块模块相连接，浮点数据块模块的指数序列信号和尾数序列信号的输出端都与霍夫曼编码模块相连接。

所述的第一序列解压缩单元与第二序列解压缩单元结构相同，所述的结构包括霍夫曼解码模块、浮点数据块模块以及原始序列恢复模块；所述霍夫曼解码模块的指数序列信号和尾数序列信号输出端都与浮点数据块模块相连接；浮点数据块模块与原始序列恢复模块相连接。

本实用新型的有益效果是：通过数据压缩和解压缩单元实现了DDC和DUC相当的功能，简化了现有数字射频拉远系统中的繁杂数字信号处理的设计，剔除了多个上下变频滤波器的设计工作，在实际的应用中减少了大量的仿真研发工作，节约了大部分的FPGA资源，降低链路上的数据传输量，进而为降低成本提供了一个有效地途径。

附图说明

图1是现有技术中数字射频拉远系统的结构示意图；

图2是本实用新型一种基于数据压缩的数字宽带射频拉远系统的结构示意图；

图3是本实用新型所述的数据压缩单元结构示意图；

图4是本实用新型所述的主序列与从序列的示意图；

图5是本实用新型所述的序列压缩单元结构示意图；

图6是本实用新型所述的数据解压缩单元结构示意图；

图7是本实用新型所述的序列解压缩单元结构示意图。

具体实施方式

下面结合实施例及附图，对本实用新型作进一步地详细说明。

实施例

图2是本实用新型一种基于数据压缩的数字宽带射频拉远系统的结构示意图，包括第一FPGA模块和第二FPGA模块，第一FPGA模块包括第一数据压缩单元、第一数据解压缩单元、第一CPRI打包单元、第一CPRI解帧单元，其中第一数据压缩单元的输出端与第一CPRI打包单元连接、第一CPRI解帧单元的输出端与第一数据解压缩单元连接；第二FPGA模块包括第二数据压缩单元、第二数据解压缩单元、第二CPRI打包单元、第二CPRI解帧单元，其中第二数据压缩单元的输出端与第二CPRI打包单元连接、第二CPRI解帧单元的输出端与第二数据解压缩单元连接。

数据压缩单元由序列抽取单元、拟合序列单元、第一序列压缩单元、第二序列压缩单元和压缩数据编码单元组成，如图3所示。

序列抽取单元实现对第一模数转换单元(第二模数转换单元)传过来的数据进行抽取，抽取之后的数据分为主序列数据，除去主序列后的输入数据序列为从序列，主序列数据直接进入到第一序列压缩单元实现压缩功能。

图4是主序列与从序列的示意图。

同时，主序列信号进入拟合序列单元实行贝塞尔逼近。并利用拟合值与对应点的从序列信号进行减操作。这样形成新的序列信号：误差序列信号。误差序列信号进入到第二序列压缩单元实现压缩功能。

第一序列压缩单元与第二序列压缩单元结构相同，将两者通称为序列压缩单元，如图5所示，其结构包括增量产生模块、浮点数据块模块和霍夫曼编码模块。

对于序列压缩单元首先对输入的数据流进行数据增量计算，计算后的数据发送到浮点块数据模块。如下表格1给出了增量计算的例子：

	X(1)	X(2)	X(3)	X(4)	X(5)	X(6)	X(7)
								原始数据	260	200	100	60	150	120	160
一次增量	260	-60	-100	-40	90	-30	-40
								二次增量	260	-60	-40	60	130	-120	10
三次增量	260	-60	-40	100	70	-250	130

表格1

原始数据与增量值进行基于块浮点算法编码，得到对应尾数序列、指数序列。霍夫曼编码主要是针对指数序列进行的，一个序列所有块的指数值很可能是一串按概率出现的数值，霍夫曼针对概率型数据的压缩性能非常高，可以节约大量的存储空间，对整体压缩比的提高也非常有效。

最后，CPRI打包单元将按照被压缩的数据按照主序列压缩数据数据在前，对应误差序列压缩数据在后的顺序进行CPRI打包处理。经第一串并转换单元和第一光电转换单元发送到光纤上，实现数据的传输。

近端的光纤收到信号后，经过第二光电转换单元与第二串并转换单元将光信号转换为并行数据。该数据进入到近端的第二数据解压缩单元。第一数据解压缩单元与第二数据解压缩单元在结构上相同，如图6所示。从光口解析出来的压缩数据进入到解压缩数据编码单元，该单元中将数据按照标识分为主压缩序列信号和误差压缩序列信号，这两个序列信号分别进入到第一序列解压缩单元和第二序列解压缩单元对相应的输入数据进行解压缩。两个解压缩单元的原理相同，如图7所示。数据进入霍夫曼解码模块将分别解出指数序列信号和尾数序列信号，进而浮点数据块模块将接收到的指数序列信号和尾数序列信号恢复为增量数据和原始数据的集合的数据流，该数据流通过原始序列恢复模块实现对原始数据的恢复。第一序列解压缩单元输出的为主序列信号，而第二序列解压缩单元输出的为误差序列信号，两个序列信号同时进入到拟合序列单元。在该单元中，主序列信号将进行拟合，拟合输出的数据为对应的误差序列的拟合值，同时，该拟合值与对应的误差序列相加，进而得到从序列信号。最后，主从序列信号在序列组合单元实现数据重组，进而恢复为数据输出序列，该输出序列为远端的第一模数转换单元输出的数据格式。当然，如果第二数模转换单元的输入数据格式与第一模数转换单元的输出格式和位数不符，需要进行转换。

该数据处理方式，通过经测试能够降低光链路50％以上的数据量，同时模块固化，能够通过移植简单的应用到其他的项目中，在简化设计的同时能够有效的降低数据链路的数据量，进而降低硬件成本，提高产品的竞争力。

以上所述的本实用新型实施方式，并不构成对本实用新型保护范围的限定。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型的权利要求保护范围之内。

Claims

1.一种基于数据压缩的数字宽带射频拉远系统，包括第一FPGA模块和第二FPGA模块，其特征在于，所述第一FPGA模块包括第一数据压缩单元、第一数据解压缩单元、第一CPRI打包单元、第一CPRI解帧单元，所述第一数据压缩单元的输出端与第一CPRI打包单元连接、第一CPRI解帧单元的输出端与第一数据解压缩单元连接；所述第二FPGA模块包括第二数据压缩单元、第二数据解压缩单元、第二CPRI打包单元、第二CPRI解帧单元，所述第二数据压缩单元的输出端与第二CPRI打包单元连接、第二CPRI解帧单元的输出端与第二数据解压缩单元连接。

2.根据权利要求1所述的一种基于数据压缩的数字宽带射频拉远系统，其特征在于，所述的数据压缩单元由序列抽取单元、拟合序列单元、第一序列压缩单元、第二序列压缩单元和压缩数据编码单元组成，所述序列抽取单元的主序列信号输出端分别与第一序列压缩单元和拟合序列单元相连；所述拟合序列单元和序列抽取单元的从序列信号输出端进行减操作后与第二序列压缩单元相连接；所述压缩数据编码单元与第一序列压缩单元和第二序列压缩单元的输出端相连接。

3.根据权利要求1所述的一种基于数据压缩的数字宽带射频拉远系统，其特征在于，所述的数据解压缩单元由解压缩数据编码单元、第一序列解压缩单元、第二序列解压缩单元、拟合序列单元、序列组合单元组成；所述解压缩数据编码单元的主压缩序列信号输出端与第一序列解压缩单元相连接；所述解压缩数据编码单元的误差压缩序列信号输出端与第二序列解压缩单元相连接；所述第一序列解压缩单元的主序列信号输出端分别与序列组合单元、拟合序列单元相连接；所述第二序列解压缩单元的误差序列信号输出端和拟合序列单元输出端进行加操作后与序列组合单元相连接。

4.根据权利要求2所述的一种基于数据压缩的数字宽带射频拉远系统，其特征在于，所述的第一序列压缩单元与第二序列压缩单元结构相同，所述的结构包括增量产生模块、浮点数据块模块和霍夫曼编码模块，所述增量产生模块和浮点数据块模块相连接，浮点数据块模块的指数序列信号和尾数序列信号的输出端都与霍夫曼编码模块相连接。

5.根据权利要求3所述的一种基于数据压缩的数字宽带射频拉远系统，其特征在于，所述的第一序列解压缩单元与第二序列解压缩单元结构相同，所述的结构包括霍夫曼解码模块、浮点数据块模块以及原始序列恢复模块；所述霍夫曼解码模块的指数序列信号和尾数序列信号输出端都与浮点数据块模块相连接；浮点数据块模块与原始序列恢复模块相连接。