CN201845192U - 一种多内模并联型重复控制器 - Google Patents

Abstract

本实用新型公布了一种多内模并联型重复控制器，所述控制器包括以并联方式组合的n个子重复控制器模块组和一个加法环，其中第i(i＝0，1，...，n-1)个子重复控制器模块组用于实现对(±nk+i)次谐波的无静差跟踪或消除，每个子重复控制器模块组包括一个重复控制增益模块，一个指数增益模块、一个时间延迟模块和一个加法环。为提高控制系统稳定性和抗干扰能力，还给出了加入低通滤波器和相位超前补偿器的改进的多内模并联型重复控制器以满足实际应用的要求。

Description

一种多内模并联型重复控制器 

技术领域

本实用新型提出了一种多内模并联型重复控制器，用于根据各次谐波幅值的分布规律，单独灵活地调节各次谐波的增益系数，从而实现系统快速无静差跟踪或消除的目的，属于工业控制的重复控制器领域。 

背景技术

多年来，周期性信号的跟踪和扰动抑制补偿问题一直是众多研究人员关注的课题，而基于内模原理的重复控制就是一种十分有效的控制手段。一般的重复控制器采用延迟时间τ为T_o的延迟环节的正反馈形式 来构造基波周期为T_o的周期信号的内模，并将之嵌入控制回路中，从而能够对该种周期性信号(包括正弦基波及其各次谐波)实施静态无差跟踪控制或扰动消除，但是无法根据各次谐波幅值分布的规律单独灵活的调节各次谐波增益，同时该类重复控制器由输入到输出的延迟时间为基波周期T_o，其响应速度相对较慢，并且实际当中重复控制器多以数字方式z^-N/(1-z^-N)(其中N＝T_o/T_s为整数，T_s为采样时间)实现该周期性信号的内模，其所占用的内存单元数目至少为N。然而在实际应用中，需要跟踪或消除的各次谐波幅值的分布并不是均匀的，例如三相整流负载给电源系统所造成的谐波污染大部分集中于6k±1(k＝1，2，...)次谐波频率处，其他次谐波频率处的谐波幅值则很小。若采用一般的重复控制器来消除这类谐波，会出现周期性扰动消失非常缓慢的现象，往往无法满足实际系统对控制性能的要求。若能提出新的重复控制器，根据各次谐波幅值的分布规律，单独灵活地调节各次谐波的增益系数，并通过改造控制器中信号的内模，将其控制延迟时间缩短，将能够大大提高系统消除扰动的速度。因此仍有必要对重复控制技术做进一步的研究。 

发明内容

技术问题：本实用新型的目的是提出一种新型重复控制器，该重复控制器由n个子重复控制器模块组并联组成，其中各子重复控制模块分别用于不同的特定次谐波的无静差跟踪或消除，从而可根据各次谐波幅值分布的具体情况，单独调节相应的子重复控制器模块组的增益系数，通过并行计算的方式达到更快实现系统无静差跟踪或消除的目的。 

技术方案： 

本实用新型为实现上述目的，采用如下技术方案： 

本实用新型的一种多内模并联型重复控制器，包括以并联方式组合的n个子重复控制器模块组和一个加法环，其中所述重复控制器的输入端分别接每个子重复控制器模块组的输入端，每个子重复控制器模块组的输出端接加法环的输入端，其中n为大于1的自然数。 

所述每个子重复控制器模块组都包括重复控制增益模块、指数增益模块、时间延迟模块和加法环，其中重复控制增益模块的输出端和时间延迟模块的输出端接加法环的输入端，加法环的输出端串接指数增益模块后接时间延迟模块的输入端。 

所述时间延迟模块的输出端串接低通滤波器，所述加法环的输出端串接相位超前补偿模块。 

所述时间延迟模块为模拟或数字时间延迟模块。 

有益效果： 

1、本实用新型所提出的多内模并联型重复控制器可根据各次谐波幅值分布的规律，确定相应的子重复控制增益系数，从而既可实现对所有次谐波的无静差跟踪或扰动抑制，又能极大地提高系统消除扰动的速度。 

2、本实用新型所提出的多内模并联型重复控制器中n个子重复控制器模块组是并联组合成的，而每一个子重复控制器模块组都可消除或跟踪特定次的谐波，以第i(i＝0，1，...，n-1)个子重复控制器模块组为例，跟踪或消除(±nk+i)次谐波，所以每一个内模都可视为一个独立的重复控制器进行设计其重复控制增益系数，所以增加了设计的灵活性。 

3、本实用新型所提出的多内模并联型重复控制器中n个子重复控制器模块组是并联方式组成的，其总延迟时间只相当于一个时间延迟环节的延迟时间为(T_o/n)＜＜T_o，因此响应速度要比一般的重复控制器快得多。 

4、本实用新型所提出的多内模并联型重复控制器统一了多种重复控制器的表达形式，如文献Keliang Zhou等所著的″Dual-mode structure digital repetitive control，″Automatica，vol.43，pp.546-554，2007一文中所应用的双模重复控制器是本发明多内模并联型重复控制器当n＝2时的特例；文献Keliang Zhou等所著的“Zero-phase Odd-harmonic Repetitive Controller for a Single-phase PWM Inverter”，IEEE Trans.on Power Electronics，Vol.21，No.1，pp.193-201，2006一文中所应用的奇次谐波重复控制器是本发明多内模并联型重复控制器当n＝2和k₁＝0时的特例；而一般的重复控制器可由本发明多内模并联型重复控制器令n＝1得到。 

附图说明

图1是本实用新型提出的多内模并联型重复控制器。 

图2是图1的数字实现形式，为多内模并联型数字重复控制器。 

图3是在图1基础上加入低通滤波环节和相位超前补偿环节的改进的多内模并联型重复控制器。 

图4是图3的数字实现形式，为改进的多内模并联型数字重复控制器。 

图5是多内模并联型数字重复控制器叠加一般反馈控制器的控制系统结构框图。 

具体实施方式

下面结合附图对实用新型的技术方案进行详细说明： 

本实用新型所提出的多内模并联型重复控制器结构框图如图1所示，其传递函数为： 

$G_{\mathrm{rc}}\left(s\right)=\frac{c\left(s\right)}{e\left(s\right)}=G_0\left(s\right)+G_1\left(s\right)+...+G_i\left(s\right)+...+G_{n-1}\left(s\right)$

$=k_0\·\frac{1}{e^{s{T}_o/n}-1}+k_1\·\frac{e^{j2\mathrm{\π}/n}}{e^{s{T}_o/n}-e^{j2\mathrm{\π}/n}}+...{+k}_i\·\frac{e^{j(i\·2\mathrm{\π}/n)}}{e^{s{T}_o/n}-e^{j(i\·2\mathrm{\π}/n)}}+...+k_{n-1}\·\frac{e^{j[(n-1)\·2\mathrm{\π}/n]}}{e^{s{T}_o/n}-e^{j[(n-1)\·2\mathrm{\π}/n]}}$

$=\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}{k}_i\·\frac{e^{j(\frac{2\mathrm{\π}}{n}\·i)}}{e^{s{T}_o/n}-e^{j(\frac{2\mathrm{\π}}{n}\·i)}}$

其中c(s)为重复控制器的输出量，e(s)为重复控制器的输入量亦即控制系统的控制误差量，G_i(s)(i＝0，1，...，n-1)为第i个内模(即第i个子重复控制器模块组)的传递函数，k_i(i＝0，1，...，n-1) 为第i个内模的重复控制增益，T_o为基波周期，T_o＝2π/ω_o＝1/f_o，f_o为基波频率，ω_o为基波角频率，j为虚数单位，n、k为不小于零的整数且n≠0。通过调节增益系数k_i的数值，可以改变系统对(±nk+i)次谐波的收敛速度，k_i越大，系统消除或跟踪(±nk+i)次谐波的速度越快。图1中n个时间延迟环节完全相同，其延迟时间τ都等于基波周期T_o的n分之一，由于控制器由n个时间延迟环节并联组成，因此其总延迟时间只相当于一个时间延迟环节的延迟时间为(T_o/n)＜＜T_o。因此本重复控制器的响应速度要比一般的重复控制器快得多，这是多内模并联型重复控制器一大优点。 

由于本实用新型的图1所示的多内模并联型重复控制器中第i个子重复控制器模块组(即第i个内模)的传递函数可改写如下： 

$G_i\left(s\right)=k_i\·\frac{e^{j(i\·2\mathrm{\π}/n)}}{e^{s{T}_o/n}-e^{j(i\·2\mathrm{\π}/n)}}$

$=k_i\·\frac{e^{j(i\·2\mathrm{\π}/n)}}{\frac{T_o(s-j\frac{i\·2\mathrm{\π}}{T_o})}{n}\·\exp \left[\frac{1}{2}\frac{T_o}{n}(s+j\frac{i\·2\mathrm{\π}}{T_o})\right]\underset{k=1}{\overset{\∞}{\mathrm{\Π}}}[1+\frac{{(\frac{{\mathrm{sT}}_o}{n}-j\frac{i}{n}2\mathrm{\π})}^2}{2^2{k}^2{\mathrm{\π}}^2}]}$

因此可得图1所示的多内模并联型重复控制器中第i个内模的极点在频率为(±nk+i)ω_o，k＝0，1，2，...处，即极点频率为iω_o，(±n+i)ω_o，(±2n+i)ω_o，...，(±kn+i)ω_o，...(其中k＝0，1，2，...)。由于第i个内模在频率为(±nk+i)ω_o处的增益为无穷大，因此能够彻底消除控制误差e(s)中的频率为(±nk+i)ω_o的谐波分量，从而实现对(±nk+i)次谐波扰动的完全消除或无静差跟踪。因此将每一个子重复控制器模块组并联起来组成的多内模并联型重复控制器，实际应用当中针对不同场合的需求，赋予重复控制增益k_i以不同的数值，既可实现对所需特定次谐波的无静差跟踪或扰动抑制，又能极大地提高系统消除扰动的速度。例如对于三相逆变器带三相整流负载的情况，由于其谐波主要集中在(6k±1)次(即5、7、11、13等次)谐波频率分量处，且常需要对基波参考信号进行跟踪，所以只需令n＝6(此例即为六内模并联型重复控制器，简称六模重复控制器)，k₀＝k₂＝k₃＝k₄＝0，k₁，k₅≠0，即可实现对基波参考信号的无静差跟踪和对(6k±1)次谐波的完全消除，并且跟踪或消除的速度比一般重复控制器要快得多；当然为了更灵活地使用多内模并联型重复控制器(此例为六模重复控制器)，还可以令k₀，k₂，k₃，k₄≠0，但要比k₁，k₅小得多，从而既能够实现消除残留的(±nk+i)次(i＝0，2，3，4)谐波，又能够最大限度提高系统消除扰动的速度。 

实际当中重复控制器多以数字方式加以实现并得以应用。图1所示的多内模并联型 重复控制器所对应的数字实现如图2所示，其传递函数为： 

$G_{\mathrm{rc}}\left(z\right)=\frac{c\left(z\right)}{e\left(z\right)}=G_0\left(z\right)+G_1\left(z\right)+...+G_i\left(z\right)+...+G_{n-1}\left(z\right)$

$=k_0\·\frac{1}{z^{N/n}-1}+k_1\·\frac{e^{j2\mathrm{\π}/n}}{z^{N/n}-e^{j2\mathrm{\π}/n}}+...{+k}_i\·\frac{e^{j(i\·2\mathrm{\π}/n)}}{z^{N/n}-e^{j(i\·2\mathrm{\π}/n)}}+...+k_{n-1}\·\frac{e^{j[(n-1)\·2\mathrm{\π}/n]}}{z^{N/n}-e^{j[(n-1)\·2\mathrm{\π}/n]}}$

$=\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}{k}_i\·\frac{e^{j(\frac{2\mathrm{\π}}{n}\·i)}}{z^{N/n}-e^{j(\frac{2\mathrm{\π}}{n}\·i)}}$

其中c(z)为重复控制器的输出量，e(z)为重复控制器的输入量亦即控制系统的控制误差量，G_i(z)(i＝0，1，...，n-1)为第i个内模(即第i个子重复控制器模块组)的传递函数，k_i(i＝0，1，...，n-1)为第i个内模的重复控制增益，N＝T_o/T_s为整数，T_o为基波周期，T_o＝2π/ω_o＝1/f_o，f_o为基波频率，ω_o为基波角频率，T_s为采样周期，j为虚数单位，n、k为不小于零的整数且n≠0。 

在实际应用中，为提高控制系统的稳定性和抗干扰能力，通常需要对图1或图2中的多内模并联型重复控制器加以改进，改进的方法是在重复控制器中加入低通滤波器环节Q(s)或Q(z)和相位超前补偿环节A(s)或A(z)，如图3和图4所示，其中图4是图3的数字实现形式。图3所示的改进的多内模并联型重复控制器的传递函数可以写成如下形式： 

$G_{\mathrm{rc}}\left(s\right)=\frac{c\left(s\right)}{e\left(s\right)}$

$=[k_0\·\frac{Q\left(s\right)}{e^{s{T}_o/n}-Q\left(s\right)}+k_1\·\frac{e^{j2\mathrm{\π}/n}\·Q\left(s\right)}{e^{s{T}_o/n}-e^{j2\mathrm{\π}/n}\·Q\left(s\right)}+...$

${+k}_i\·\frac{e^{j(i\·2\mathrm{\π}/n)}\·Q\left(s\right)}{e^{s{T}_o/n}-e^{j(i\·2\mathrm{\π}/n)}\·Q\left(s\right)}+...+k_{n-1}\·\frac{e^{j[(n-1)\·2\mathrm{\π}/n]}\·Q\left(s\right)}{e^{s{T}_o/n}-e^{j[(n-1)\·2\mathrm{\π}/n]}\·Q\left(s\right)}]\·A\left(s\right)$

$=A\left(s\right)\·\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}{k}_i\·\frac{e^{j(\frac{2\mathrm{\π}}{n}\·i)}\·Q\left(s\right)}{e^{s{T}_o/n}-e^{j(\frac{2\mathrm{\π}}{n}\·i)}\·Q\left(s\right)}$

图4所示的改进的多内模并联型数字重复控制器的传递函数可以写成如下形式： 

$G_{\mathrm{rc}}\left(z\right)=\frac{c\left(z\right)}{e\left(z\right)}$

$=[k_0\·\frac{Q\left(z\right)}{e^{N/n}-Q\left(z\right)}+k_1\·\frac{e^{j2\mathrm{\π}/n}\·Q\left(z\right)}{e^{N/n}-e^{j2\mathrm{\π}/n}\·Q\left(z\right)}+...$

${+k}_i\·\frac{e^{j(i\·2\mathrm{\π}/n)}\·Q\left(z\right)}{e^{N/n}-e^{j(i\·2\mathrm{\π}/n)}\·Q\left(z\right)}+...+k_{n-1}\·\frac{e^{j[(n-1)\·2\mathrm{\π}/n]}\·Q\left(z\right)}{e^{N/n}-e^{j[(n-1)\·2\mathrm{\π}/n]}\·Q\left(z\right)}]\·A\left(z\right)$

$=A\left(z\right)\·\underset{i=0}{\overset{n-1}{\mathrm{\Σ}}}{k}_i\·\frac{e^{j(\frac{2\mathrm{\π}}{n}\·i)}\·Q\left(z\right)}{e^{N/n}-e^{j(\frac{2\mathrm{\π}}{n}\·i)}\·Q\left(z\right)}$

本发明的多内模并联型重复控制器可以以插入或级联方式加入到一般的反馈控制系统中用于消除控制误差当中的某一类或几类谐波分量。下面以将改进的多内模并联型数字重复控制器以插入方式加入到一般反馈系统中为例，介绍本发明所提出的多内模并联型重复控制器的一种实施方式。图5所示是将改进的多内模并联型数字重复控制器加入到一般反馈控制系统中的结构框图，其中G_rc(z)为改进的多内模并联型数字重复控制器，G_i(z)(i＝0，1，...，n-1)为第i个子重复控制器模块组，G_c(z)为常规反馈控制器，G_s(z)为控制对象，y_d(z)为系统的参考输入且一般为基波参考信号，y(z)为系统实际输出，e(z)为参考与实际信号的误差同时也是重复控制器G_rc(z)的输入信号，c(z)为重复控制器G_rc(z)的输出信号同时也与误差信号e(z)相加后一起作为常规反馈控制器G_c(z)的输入，u(z)为常规反馈控制器G_c(z)的输出信号同时也是控制对象G_s(z)的输入信号，d(z)为系统的扰动输入信号，它与控制对象G_s(z)的输出信号相加形成实际输出信号y(z)。 

Claims (4)

1.一种多内模并联型重复控制器，其特征在于包括以并联方式组合的n个子重复控制器模块组和一个加法环，其中所述重复控制器的输入端分别接每个子重复控制器模块组的输入端，每个子重复控制器模块组的输出端接加法环的输入端，其中n为大于1的自然数。

2.根据权利要求1所述的一种多内模并联型重复控制器，其特征在于所述每个子重复控制器模块组都包括重复控制增益模块、指数增益模块、时间延迟模块和加法环，其中重复控制增益模块的输出端和时间延迟模块的输出端接加法环的输入端，加法环的输出端串接指数增益模块后接时间延迟模块的输入端。

3.根据权利要求2所述的一种多内模并联型重复控制器，其特征在于所述时间延迟模块的输出端串接低通滤波器，所述加法环的输出端串接相位超前补偿模块。

4.根据权利要求2所述的一种多内模并联型重复控制器，其特征在于所述时间延迟模块为模拟或数字时间延迟模块。

Images