CN201780322U - 电力监测用高速数据采集卡 - Google Patents

Abstract

一种电力监测用高速数据采集卡，由模拟通路1(即模拟放大电路)、采样器2、FPGA处理器3、FPGA控制电路4、时钟发生器5、模拟电源6、数字电源7和数据总线8组成，其特征在于：模拟通路1将模拟信号转换成差分电压方式VIN+和VIN-送至200M、12位的A/D采样器2的VIN+和VIN-端；采样器2将采样完的数字信号通过差分方式以12位低信号S1-..S12-和12位高信号S1+…S12+送至FPGA接收端；FPGA将接收到的差分信号内部处理为数字信号；FPGA控制电路4通过DIN、TDI_B、PROG_B和INT_B四根信号线实现控制；FPGA通过16位数据总线D0-D15实现和外界数据交换；模拟电源给模拟通路的运放和采样器供电；数字电源提供给FPGA接口电压、差分驱动电压、控制电压和内核电压。它的采集速度达到200M，采样分辨率高达12位，可实现FPGA实时处理。

Description

电力监测用高速数据采集卡

技术领域

本实用新型涉及一种数据采集卡，具体地说涉及一种用于电力系统中的电力监测用高速数据采集卡。

背景技术

目前的现有技术中，普遍采用PCI总线技术，它具有传输速率高和PC机联系方便等特点；也有使用DSP作CPU的采集系统，相对于PCI技术的采集系统，DSP数据采集系统具有，总线带宽高，算法实现容易等优点；当然也有很多使用FPGA作为控制器的，但是目前多数仅把FPGA作为地址控制或简单逻辑控制，做实时处理的还没有；国内的采集系统使用的A/D芯片的频率通常在60M以下，分辨率也多在8位，很少有12位的；即使用于局部放电的监测设备其数据采集频率也只能够达到20兆左右，这种采集卡适合于一般或者中等速度的应用场合，对于光纤测温和局部放电等仪器由于速度的原因会造成定位精度差，不适合作为实时检测用。

发明内容

本实用新型的目的在于提供一种高速度、高精度的电力监测用高速数据采集方法及数据采集卡，它的采集速度达到200M，采样分辨率高达12位，可实现FPGA实时处理。

本实用新型的技术方案是：一种电力监测用高速数据采集卡，由模拟通路1(即模拟放大电路)、采样器2、FPGA处理器3、FPGA控制电路4、时钟发生器5、模拟电源6、数字电源7和数据总线8组成，其特征在于：模拟通路1将模拟信号转换成差分电压方式VIN+和VIN-送至200M、12位的A/D采样器2的VIN+和VIN-端；采样器2将采样完的数字信号通过差分方式以12位低信号S1-..S12-和12位高信号S1+..S12+送至FPGA接收端；FPGA将接收到的差分信号内部处理为数字信号；FPGA控制电路4通过DIN、TDI_B、PROG_B和INT_B四根信号线实现控制；FPGA通过16位数据总线D0-D15实现和外界数据交换；模拟电源给模拟通路的运放和采样器供电；数字电源提供给FPGA接口电压、差分驱动电压、控制电压和内核电压。

本实用新型的电力监测用高速数据采集卡，工作方式为：模拟信号通过同轴电缆送至模拟放大电路，由普通的电压信号转换成差分模拟信号分成两路送至采样器；采样器对送来的模拟信号进行采样，其特征在于：使用200M的A/D芯片和超大规模的现场可编程逻辑器件(以下简称FPGA)，采样按照流水方式工作，在采样器采样的16个周期后输出信号至数字端口，同时启动锁存使能信号；FPGA检测到采样器锁存信号并将端口上的数字信号锁存入缓冲区，并进行实时累加，累加次数从1-10000调整，累加完成后将数据锁存入内存，同时内存地址加1，然后进入下一操作循环，待数据采样次数和累加次数都达到要求时，释放总线等待数据读出。

由于采用高达200M、12位的采样器并配合高精度时钟，当电网内的信号有任何小的波动时或有其他弱小信号时，该数据采集卡都能快速完整地反映出波形情况为分析带来很大的方便；在20M模拟信号输入时，增益可以达到55dB；同时该数据采集卡有外同步通道，可由外界控制同步采样。

附图说明

图1是本实用新型的电路原理框图。

图2是本实用新型实施例的电路原理框图。

图3是图2中模拟通路1的电路原理图。

图4是图2中采样器电路2的电路原理图。

图5是图2中FPGA处理器3的电路原理图。

图6是图2中FPGA控制电路4的电路原理图。

图7是图2中时钟发生器电路5的电路原理图。

图8是图2中模拟电源6的电路原理图。

图9是图2中数字电源7的电路原理图。

具体实施方式

下面结合附图和实施例对本实用新型进一步说明。

图1是本实用新型的整体框图，采用高速FPGA与A/D的结合，实现高速采样的同时，可以进行同步实时处理。

图2是本实用新型的实施例：模拟通路1接收0-1V的模拟信号，1:1输出差分电压信号；200M高速A/D采样电路2，由AD92系列芯片组成，功耗低，速度最高210M，位数12；FPGA处理器选用XILINX最新VIRTEX5系列芯片，处理能力12路并行400M；FPGA处理器控制电路采用XILINX公司XCP系列ROM配置，总位数8M；数据总线使用FPGA内部双端口。

图3本实用新型实施例的模拟通路1(即模拟放大电路)：1V的模拟信号通过BNC同轴电缆传输到差分运放输入端，由RAB6、RAB8、RAB4和RAB11组成50欧阻抗匹配和前端电路；RAB7和RAB9是反馈电阻实现1:1的放大；RAB1和RAB2组成输出阻抗电路，输出电容起滤波作用；CML管脚接A/D的控制电路，其值是作为一个参考电压作为A/D采样的基点。该放大电路有效带宽是300M，响应时间是8ns，可以实现对100M的模拟信号无失真放大。

图4本实用新型实施例的采样电路2：A/D芯片采用AD92系列，其输入输出都采样差分电流(LVDS)方式，这种接口具有电压范围低，抗干扰能力强，可以长距离传输等优点；时钟电路也是采用差分输入方式通过RAB5将电流转换成电压，经过CAB1和CAB2偶合到A/D；RAB10是A/D的基准电阻，起稳定电压的作用；芯片通过串口由FPGA直接控制，外接上拉电阻RP11。

图5本实用新型实施例的FPGA处理器3电路：数据接口采用差分电流(LVDS)方式，配置接口有A/D的SPI口，同时预留了溢出状态指示。FPGA内部采用流水线方式，将采集来的数据依次锁存、运算、锁存到内存。共设计有40个寄存器用于FPGA的操作，通过总线方式由外接CPU下达指令。

图6本实用新型实施例的FPGA控制电路4：JATG扫描信号通过配置芯片串入FPGA内部；软件可以同时检测到配置芯片和FPGA；通过JATG下载可以在不掉电时运行FPGA，掉电情况下通过JATG把程序下载到配置芯片内部，上电则从配置芯片启动。

图7本实用新型实施例的时钟发生器电路：采用先进的压控晶体振荡器模块，外接高精度时钟晶体作为参考值；时钟模块采用SPI口控制，串行配置，可以在线任意修改时钟输出；输出方式有LVPECL、LVDS和CMOS等多种方式；时钟的稳定度可以控制在20PS左右。

图8本实用新型实施例的模拟电源电路：模拟电源提供模拟通路±5V运放电压，提供1.8V采样器电压。

模拟电源电路：U14、U3、U7和U8等都是采用78XX系列芯片；整个电路输入是+12V/-12V两组，输出有+1.8V、+6V和-6V。考虑到管压降太大容易烧毁，前端加有二极管降低压降。

图9本实用新型实施例的数字电源电路：数字电源提供给FPGA 3.3V接口电压、2.5V差分驱动电压、1.8V控制电压和1.0V内核电压。

数字电源：U2、U5、U16和U6采用LDO工作电源，压降控制在1V-1.1V左右，减少功耗；前端串接二极管是降低压降；整个电路输入是+5V，输出有1.8V、2.5V、3.3V和1V。整体功率在10W以下。

例如在电力电缆光纤测温系统中，该数据采集卡就扮演了非常重要的作用：以200M的速度对光纤信号进行采样，可以是定位精度达到0.5米，同时12位的采样精度可以大大提升采样数据的稳定度。

Claims (1)

1.一种电力监测用高速数据采集卡，由模拟通路(1)、采样器(2)、FPGA处理器(3)、FPGA控制电路(4)、时钟发生器(5)、模拟电源(6)、数字电源(7)和数据总线(8)组成，其特征在于：模拟通路(1)将模拟信号转换成差分电压方式VIN+和VIN-送至200M、12位的A/D采样器(2)的VIN+和VIN-端；采样器(2)将采样完的数字信号通过差分方式以12位低信号S1-..S12-和12位高信号S1+..S12+送至FPGA接收端；FPGA将接收到的差分信号内部处理为数字信号；FPGA控制电路(4)通过DIN、TDI_B、PROG_B和INT_B四根信号线实现控制；FPGA通过16位数据总线D0-D15实现和外界数据交换；模拟电源给模拟通路的运放和采样器供电；数字电源提供给FPGA接口电压、差分驱动电压、控制电压和内核电压。

Images