CN201689044U - 一种激光雨滴谱仪 - Google Patents

Abstract

本实用新型公开了一种能够连续自动观测的激光雨滴谱仪，其特征是利用光阵排列法连续检测雨滴的大小、个数和速度；根据测量的雨滴粒子信息进行雨量、雨强等雨滴谱参数计算。设置由DSP和可编程逻辑器件FPGA构成的控制系统，其中FPGA负责完成CCD光阵列中的每个像素的数据采集，并发挥FPGA的并行计算能力利用图像边缘检测算法进行雨滴大小，个数和速度计算；DSP根据雨滴的大小、个数和速度信息进行雨滴谱参数分析计算并定时通过CAN总线将雨滴谱参数上传到上位机。

Description

一种激光雨滴谱仪

技术领域

本实用新型涉及气象信息技术领域，更具体地说是一种获取雨滴谱的方法和装置，用于不同类型降雨的测量和检测，包括对毛毛雨、大雨、冰雹、雪花和各种介于雪花和冰雹之间的降水。

背景技术

雨滴是云形成过程的最终产物。雨滴谱的研究，对云发展过程、降水形成的物理过程以及降水形成的机制等方面的研究很有价值，对研究流域洪水预报、微波通信、自然现象模拟、人工增雨条件、人工催化技术、雷达定量测量降水和效果检验等方面也有很重要的意义。

传统的雨滴谱资料获取主要采用动力学方法、滤纸色斑法、照相法、雷达观测法等。一般可分为直接法与间接法。直接法可用涂有染料的吸水纸暴露在降水环境中取样，也可用蓖麻油取样，它具有原理明确，设备简单，费用低，但该方法不能连续进行观测，处理资料繁复耗时，难以大量取样，且雨滴谱检定的可靠性存在问题。目前广泛使用的是滤纸斑点法。对不同性质，不同批次的滤纸，同批次滤纸的不同存放条件、不同存放时间，都对取样结果有影响；同批次、同样存放时间、同样存放条件的滤纸，在不同的环境中使用，对同样大小的滴形成的斑点也是不同的。一般使用斑点法取样，对一批或某一个厂生产的滤纸只作一次性实验室内实验检定，检定曲线一般只作近纸面的固定体积实验，故取样的可靠性存在疑问。传统的测量方法工作量大，劳动强度高，无法自动完成测量分类工作，不适合对大量数据分析寻找规律。

实用新型内容

本实用新型是为避免上述现有技术所存在的不足之处，提供一种激光雨滴谱仪，利用激光实现对雨滴谱的连续自动观测。

本实用新型解决技术问题采用如下技术方案：

本实用新型激光雨滴谱仪的结构特点是：

采用激光束源，所述激光束源经过第一透镜形成一组水平的平行光阵列，设置在信号接收端的光电耦合接收器CCD通过第二透镜测量平行光阵列的光强信号；在所述第一透镜和第二透镜之间形成雨滴检测区域，分别测量雨滴粒子在检测区域内下落过程中经过平行光阵列所遮挡的光电耦合接收器CCD的像素个数，以及雨滴粒子在检测区域内下落过程中经过平行光阵列时的CCD像素光信号减少的持续时间；

设置由DSP和可编程逻辑器件FPGA构成的控制系统，以所述FPGA控制A/D转换器完成光阵列接收器CCD中的每个像素的数据采集，利用图像边缘检测法获得关于雨滴大小，单位时间内个数和速度信息，所述雨滴信息存储在外部双口RAM中；由所述DSP根据外部双口RAM中的雨滴信息信息进行雨滴谱参数的分析计算，并由所述DSP定时通过CAN总线将雨滴谱参数上传到上位机。

本实用新型激光雨滴谱仪的结构特点也在于：

所述DSP采用TMS320F28335，通过CAN总线接口A外接CAN总线收发器SN65HVD235与上位机进行通信；所述DSP通过外部总线接口，并利用片选CS6与权利要求1所述的外部双口RAM连接。

所述FPGA采用EP1C3T144C8，所述A/D转换器采用TLC5540，所述光电耦合接收器CCD采用TLS1402，所述双口RAM采用IDT70V28L；所述CCD连接成串行方式，FPGA通过143脚和144脚产生CCD的时序驱动信号，CCD输出信号通过高速运放THS4001缓冲后送入到所述A/D的模拟量输入端。FPGA通过1脚产生所述A/D转换时钟信号，A/D的八位数字量输出连接到所述FPGA的八个IO端；FPGA通过IO口模拟所述双口RAM的总线时序，完成对它的读写操作；FPGA通过引脚P140，P141，P142与权利要求2中所述DSP的IO口连接，实现FPGA与DSP之间的握手操作。

本实用新型利用激光束源产生一组平行光束，光电耦合器件CCD置于接收端，通过转换成电信号来测量光强度。当一个水滴粒子从光束中穿过时，部分区域接收信号强度减少，水滴粒子的直径通过减小幅度的像素点个数来计算，水滴粒子的降落速度由减少信号的持续时间决定。采用DSP和可编程逻辑器件FPGA相结合，由FPGA完成光电耦合器CCD的光阵列中的每个像素的数据采集，依靠FPGA的并行计算能力、利用图像边缘检测算法获得雨滴粒子的大小，个数和速度的雨滴信息；由DSP根据雨滴信息进行雨滴谱参数的分析计算并定时将雨滴谱参数上传到上位机。

与已有技术相比，本实用新型有益效果体现在：

1、本实用新型方法可实现对雨滴谱的连续自动观测。

2、本实用新型设备可实现连续采集、直接存储，并能根据不同的需要开发相应的处理程序，对数据直接进行加工、处理，取样操作简单。

3、本实用新型设备可以采用单元化设计，系统中最为复杂的数据转换部分都以芯片内部逻辑的形式实现，取代了传统设计中大量的分立器件，使系统的可靠性与稳定性大幅度提高。

附图说明

图1为本实用新型雨滴谱仪系统结构框图。

图2为本实用新型一维图像边缘信号。

图3为本实用新型雨滴数据采集处理单元电路。

图4为本实用新型雨滴谱仪主控单元电路。

具体实施方式

参见图1，本实施例中的雨滴谱仪由激光束发生装置、数据采集处理单元、通信系统和雨滴谱参数分析计算单元构成。

激光束发生装置，由激光束源产生一组平行光束，采用波长为785nm的非可见红外光。带有透镜的光电耦合接收器CCD置于接收端，通过将光信号转换为电信号来测量光强度。

当一个雨滴粒子从光束中穿过时，部分区域接收信号强度减少，粒子的直径通过减小幅度的像素点个数来计算，雨滴粒子的降落速度由减少信号的持续时间决定。可以在检测区域设置加热模块，用来防止冰封、蒸汽或其它干扰；在FPGA控制下产生CCD和高速A/D转换器的驱动时序，实时将CCD输出数据采集到FPGA内部的数据缓存单元，由FPGA实时将采集到的数据进行分析计算，并将计算得到的粒子直径和速度信息存储到外部大容量的双口RAM中。FPGA每次累计60秒的雨滴粒子信息，当到60秒时，FPGA通知DSP从外部双口RAM中读取粒子信息，进行进一步分析计算；

通信系统和雨滴谱参数分析计算单元，由DSP每60秒接收到一次FPGA输出的使能信号，DSP根据FPGA提供的雨滴数据存储单元区域信号flag1，从外部RAM中取出60秒中系统检测的所有粒子直径和速度信息，并进行进一步分析计算，得到雨量，雨强等雨滴谱参数，然后将其通过CAN总线传送至上位机。

雨滴大小是利用雨滴在下落过程中经过平行光束所遮挡住的CCD像素个数来测量的。

一般而言，自然降水中大于6mm的雨滴很少观测到，而直径介于0.28～1.0mm的雨滴在下落过程中就会发生形变。但仍可近似为球形，直径大于1mm的雨滴则会发生明显的形变。若以f＝b/a，其中a和b分别为变形雨滴的长半轴和短半轴(单位为mm)代表雨滴形变因子，Pruppacher和Beard通过风洞试验建立了球形雨滴等效直径D和f之间的函数关系：

f＝1.03-0.062D；(1mm≤D≤9mm)    (1)

仪器测得的雨滴大小是2a，利用(1)式和等效球形雨滴直径D之间的关系：

D＝2(a^2/3b^1/3)                   (2)

得到对应的等效直径D。

测量雨滴短轴直径，采用直线拟合线阵CCD图像边缘检测法，理想的边缘信号是一阶跃函数，灰度图如图2(a)所示。雨滴下落经过平行光束时，在CCD光敏元件上成像，CCD采集到的实际边缘信号实际上是一个连续渐变的信号，灰度图如图2(b)所示。可以选取中间较直的部分作直线拟合，然后将边缘点的灰度值代入所得的直线方程就可以得到边缘的像素位置值。为避免CCD输出的原始数据中带有高频噪声对边缘检测产生影响，采用中值滤波对数据进行预处理，以消除噪声，为图像边缘精确定位作好准备。中值滤波的特点是它不依赖于样本中那些与典型值差别很大的值，因此它能够在去除高频噪声的同时保留图像边缘的细节。

如图2(b)所示，图像边缘过渡区间从a点开始到b点结束，靠近a、b两点附近的灰度变化缓慢，曲线形状偏离直线较远；中间部分较直，是用于直线拟合的部分，可以通过设定灰度域值来确定参与拟合的边缘范围。

CCD获得的图像信号要经过A/D转换器转换为数字信号然后进行进一步的处理，本实施例采用8位的A/D转换器，图像灰度的变化范围是从0至255，设灰度的上限值为Yh，下限值为Yl，截取Yh和Yl之间的边缘信号进行直线拟合，其中取Yh为192，Yl为64。从a点沿边缘区向b点搜索，找到大于Yl的第一个点n₁；从b点沿边缘区向a点搜索，找到小于Yh的第一个点n₂，则从n₁到n₂的点的灰度值介于Yl和Yh之间。选取从n₁到n₂点作为拟合窗口进行直线拟合。设用于边缘信号拟合的直线方程为Y(n)＝k·n+b，边缘图像的实测灰度值为y(n)，采用最小二乘原理求取参数k和b，使误差平方和e²最小。

$e^2={\∑}_{n1}^{n2}{[y\left(n\right)-\mathrm{kn}-b]}^2---\left(3\right)$

将e²分别对k，b求偏微分，并分别令其偏微分为零，得

$\frac{\∂}{\∂k}{\∑}_{n1}^{n2}{[y\left(n\right)-\mathrm{kn}-b]}^2=0---\left(4\right)$

$\frac{\∂}{\∂b}{\∑}_{n1}^{n2}{[y\left(n\right)-\mathrm{kn}-b]}^2=0---\left(5\right)$

由式(4)，(5)得

$k{\∑}_{n1}^{n2}{n}^2+b{\∑}_{n1}^{n2}n=n{\∑}_{n1}^{n2}\mathrm{ng}\left(n\right)---\left(6\right)$

$k{\∑}_{n1}^{n2}n+b(n_2-n_1-1)={\∑}_{n1}^{n2}g\left(n\right)---\left(7\right)$

由式(6)和式(7)可以得到边缘拟合窗口的拟合直线方程Y(n)＝k·n+b的两个参数k和b。采用阈值比较法，设边缘位置为n₃，对应的灰度值为128，即有128＝kn₃+b，从而可以求出边缘点n₃＝(128-b)/k。

雨滴从高空竖直落到地面的过程中，由于空气阻力的作用，雨滴在下落一段距离后就做匀速运动，即雨滴落地时已做匀速运动。雨滴速度是利用雨滴经过平行光束时，记录CCD像素光信号减少的持续时间t，通公式(1)和(2)计算出雨滴长轴距离b，雨滴速度v＝b/t。

雨滴的短轴直径和时间t的测量由图3中的电路完成，图3中的CCD器件采用TSL1402，它是由两个独立的128×1的像素阵列构成一个256×1的像素阵列，每两个像素的中心间距是63.5μm，最高操作时钟频率达8MHz，具有良好的线性模拟信号输出。TSL1402的两个独立的128×1的像素阵列可并行工作也可串行工作，本电路采用串行工作模式，因此最大的横向检测区域是16.19mm(255×63.5μm＝16.19mm)。TSL1402输出的模拟信号经过高速运放缓冲后送入到8位高速A/D转换器TLC5540的模拟信号输入端，TSL1402和TLC5540的驱动信号都由FPGA产生，在单进程MOOR状态机的控制下，FPGA由143脚输出TSL1402的启动信号SI，由144引脚输出一个8MHZ的时钟信号clk_ccd作为TSL1402的时钟，当SI有效以后，TSL1402会在每个时钟的上升沿输出一个像素的模拟量，于此同时，外部的高速A/D使能，FPGA由1脚输出一个与TSL1402相同的时钟信号clk_ad作为TLC5540的转换时钟。由于TLC5540是在每个时钟的下降沿采样模拟量，延迟2.5个时钟周期后输出数字量，通过FPGA的状态机控制可保证TSL1402在每个时钟的上升沿输出一个像素的模拟量，而在下降沿对其采样，FPGA将采集到的每个像素点的灰度值按顺序存储到其内部的数据缓冲单元中，经过256个时钟周期后便可完成CCD的256个像素点的灰度值采样，即采集一帧数据。FPGA内部的数据缓冲单元是采用Altera公司的IP core生成工具-MegaWizardPlug-In Manager生成的一个512*8bit的双口RAM，并通过mif文件将其中各单元内容初始化为0。为了实现数据的实时采集与处理，将512个字节的双口RAM分为高低两个256字节的区域，这样便可实现数据的乒乓操作，即当CCD各个像素点的灰度值向低256字节单元存储时，FPGA内部的数据处理单元可从高256字节单元中读取数据进行处理，反之从低256字节单元中读取数据进行处理。由于高低256字节存储单元中的数据是交替更新的，这也就要求FPGA内部的数据处理单元必须在数据更新前完成计算，否则数据将被覆盖。设计中为保证算法的执行效率采取了三项措施，一是数据处理单元采用了3～5级流水线技术；二是充分发挥FPGA的并行计算能力；三是将数据处理单元的时钟和数据采集单元时钟分开，即高速处理，低速采样，CDD采样时钟为8MHZ，数据处理单元时钟为80MHZ。FPGA外部采用16MHZ的有源时钟输入，经内部2分频可得到8MHZ的时钟clk2，经内部锁相环5倍频可得到80MHZ的时钟clk1。数据处理单元与数据采集单元由于采用不同的时钟，且采样数据随机变化，处理时间可能长，可能短，二者不能实现同步，但是在最坏的情况下，也要保证处理时间小于或等于采样时间。数据处理单元与数据采集单元之间是通过握手信号start和flag2进行通信的，当系统启动后数据采集单元便开始采样数据，当一帧数据采集结束后便产生一个有效的start信号，这时数据处理单元接收到有效信号start后，便根据flag2的状态决定是从高还是低256字节数据缓冲单元中读取数据(flag2为0表示数据采集单元正向低256字节数据缓冲单元存储数据，此时数据处理单元应从高256字节数据缓冲单元读取数据处理，反之从低256字节数据缓冲单元读取数据处理)，数据处理单元采用中值滤波算法对数据进行预处理，然后利用直线拟合线阵CCD图像边缘检测方法进行边缘检测，由于同一个雨滴在经过平行光速时，要被采样多次，这取决与雨滴的速度和大小。假设N次，记录下N次中检测到的最大短轴长度和次数N，用次数N便可计算出雨滴经过平行光速时所用时间t，t等于次数N乘以每帧数据采样的总时间。系统以8MHZ的时钟频率对CCD的个像素点采样，采集256个点的时间是32μs，为了保证CCD的有效积分时间，当256个点采样结束后又延长5.5μs，这样采样一帧数据的总时间就是37.5μs，由此可计算出雨滴经过平行光速时所用时间t位37.5Nμs。

图3中IDT70V28L是一个64K×16bit的高速双口RAM，用来存储一分钟内检测到的雨滴个数和每个雨滴的短轴直径和N值。它一个端口连接到FPGA，另一个端口连接到DSP。设计将IDT70V28L分为高低两个32K的存储区域，这样DSP和FPGA便可实现对IDT70V28L的乒乓操作。本实用新型实时检测雨滴，当一个雨滴完全经过光束后便将这个雨滴累加计数n(雨滴个数)，然后将其短轴直径和N值存储到IDT70V28L的高32K或低32K存储区域的第中n个单元中，其中短轴直径和N值分别用8位二进制表示，合并在一起就是一个16位二进制，而雨滴个数n则存储在高32K或低32K的第0个单元中。

雨滴谱参数计算由DSP数字信号处理器TMS320F28335完成，电路如图4所示。TMS320F28335DSP具有150MHz的高速处理能力，具备32位浮点处理单元；片内内置256K*16位FLASH，可存放用户程序，FLASH可加密；内置34K*16位SRAM，2路CAN2.0接口，方便组网通信。DSP和FPGA对IDT70V28L进行乒乓操作，图3中DSP的3个IO口J2与图4中FPGA的3个IO口相连，作为握手信号。系统启动后，DSP通过握手信号启动FPGA工作，启动后，每隔一分钟FPGA将内采集到的雨滴信息乒乓式存储到外部双口RAM中，然后通过握手信号通知DSP到相应的双口RAM区域中读取雨滴信息进行雨滴谱参数计算。DSP读取出雨滴信息后，首先根据公式(1)、(2)计算出每个雨滴的等效直径D_i，然后根据公式(8)、(9)、(10)、(11)、(12)计算雨强，雨量等参数。

n_i″＝n_i′/v_i(个·m^-3)    (9)

$\stackrel{\‾}{D}=\∑n_i^{\′\′}{D}_i/\∑n_i^{\′\′}\left(\mathrm{mm}\right)---\left(10\right)$

$I=\∑\frac{\mathrm{\π}}{6}{D}_i^3{n}_i^{\′}\×{10}^{-4}\left({\mathrm{mm}\·h}^{-1}\right)---\left(11\right)$

$Q=\frac{1}{6}\∑\mathrm{\π}{D}_i^3{n}_i^{\′\′}\×{10}^{-3}\left({g\·m}^{-1}\right)---\left(12\right)$

其中，n_i是某一尺度雨滴的个数，n_i′是某一尺度雨滴平面浓度，S雨滴谱仪的有效取样面积，t是取样时间，D_i是某一尺度雨滴的直径，I是雨强，Q是空间含水量。

是雨滴的平均直径。

本实用新型采用CAN总完成雨滴谱仪与上位机的通信，电路如图4所示，DSP通过CAN总线接口外接CAN总线收发器SN65HVD235进行通信。

Claims (3)

1.一种激光雨滴谱仪，其特征是：

采用激光束源，所述激光束源经过第一透镜形成一组水平的平行光阵列，设置在信号接收端的光电耦合接收器CCD通过第二透镜测量平行光阵列的光强信号；在所述第一透镜和第二透镜之间形成雨滴检测区域，分别测量雨滴粒子在检测区域内下落过程中经过平行光阵列所遮挡的光电耦合接收器CCD的像素个数，以及雨滴粒子在检测区域内下落过程中经过平行光阵列时的CCD像素光信号减少的持续时间；

设置由DSP和可编程逻辑器件FPGA构成的控制系统，以所述FPGA控制A/D转换器完成光阵列接收器CCD中的每个像素的数据采集，利用图像边缘检测法获得关于雨滴大小，单位时间内个数和速度信息，所述雨滴信息存储在外部双口RAM中；由所述DSP根据外部双口RAM中的雨滴信息信息进行雨滴谱参数的分析计算，并由所述DSP定时通过CAN总线将雨滴谱参数上传到上位机。

2.根据权利要求1所述的激光雨滴谱仪，其特征是所述DSP采用TMS320F28335，通过CAN总线接口A外接CAN总线收发器SN65HVD235与上位机进行通信；所述DSP通过外部总线接口，并利用片选CS6与权利要求1所述的外部双口RAM连接。

3.根据权利要求1所述的激光雨滴谱仪，所述FPGA采用EP1C3T144C8，所述A/D转换器采用TLC5540，所述光电耦合接收器CCD采用TLS1402，所述双口RAM采用IDT70V28L；所述CCD连接成串行方式，FPGA通过143脚和144脚产生CCD的时序驱动信号，CCD输出信号通过高速运放THS4001缓冲后送入到所述A/D的模拟量输入端；FPGA通过1脚产生所述A/D转换时钟信号，A/D的八位数字量输出连接到所述FPGA的八个IO端；FPGA通过IO口模拟所述双口RAM的总线时序，完成对它的读写操作；FPGA通过引脚P140，P141，P142与权利要求2中所述DSP的IO口连接，实现FPGA与DSP之间的握手操作。 

Images