CN201674386U - 基于高压变频器的双cpu冗余容错系统 - Google Patents

Abstract

本实用新型公开了一种基于高压变频器的双CPU冗余容错系统，包括主用CPU和备用CPU，其特征在于：所述主用CPU和备用CPU之间通过并行或串行通信实现数据高速并行处理和共享，主用CPU和备用CPU分别通过地址线、数据线、脉冲信号线、复位信号线与FPGA相通信。本实用新型采用双CPU协同工作方式，实现CPU之间的高速数据交换和处理。采用了CPU对PWM输出控制权的交接逻辑，满足不同拓扑结构高压变频器的PWM输出要求。通过实时数据交换和参数共享，实现了无缝交接，保证了系统的正常可靠的运行，可在不停机或不影响系统运行的条件下自动进行主备CPU的切换，自动复位故障CPU。

Description

基于高压变频器的双CPU冗余容错系统

技术领域

本实用新型涉及一种基于高压变频器的多CPU冗余容错系统及其实现方法，是一种对高压变频系统中抗干扰和实现控制系统容错运行的设计方法。属于电力电子与电气传动领域。

背景技术

随着我国改革开放的深入和经济建设的飞速发展，节能环保的需要日益显著，高压变频调速技术作为最优的交流电机调速方式得到了推广使用。在某些行业内对于高压变频设备的可靠性要求很高。

高压变频器可广泛应用于电力、市政、冶金矿产、化工等工业部门的中高压大功率电机的转速控制，取代传统档风板或节流阀，可以根据负载大小适时控制风量或流量，显著提高节能效果。同时，还可以大大提高系统的智能化水平，调节和改善运行环境，平滑加减速，并减少电机启动过程中的冲击电流，延长电机使用寿命，提高系统工艺水平。

在某些行业内对于高压变频设备的可靠性要求很高。此实用新型将大大提高高压变频器控制系统的稳定性，可以使高压变频器的控制系统容错运行，减少停机检修的频率，提高生产的可靠性。

本实用新型所实现的控制系统适合不同拓扑方式的高压变频器。即可以实现多PWM直接输出控制方式，也可以实现多功率模块串行控制方式。同时通过FPGA对CPU的实时监控，实现了主用CPU和备用CPU之间的相互切换，主用CPU和备用CPU非硬件故障的自动恢复和长期持续运行。符合高压变频器的高可靠性应用要求。

控制权判断模块集成在大规模逻辑器件之中，电气硬件结构更为灵活。

实用新型内容

本实用新型的目的在于提供一种结构简单的基于高压变频器的多CPU冗余容错系统，可提高高压变频器的最核心部分的可靠性。

为解决上述技术问题，本实用新型提供一种基于高压变频器的双CPU冗余容错系统，包括主用CPU和备用CPU，其特征在于：所述主用CPU和备用CPU之间通过并行或串行通信实现数据高速并行处理和共享，主用CPU和备用CPU分别通过地址线、数据线、脉冲信号线、复位信号线与FPGA相通信。

前述的基于高压变频器的双CPU冗余容错系统，其特征在于：所述主用CPU和备用CPU分别通过地址线、数据线与一双口RAM相连。

前述的基于高压变频器的双CPU冗余容错系统，其特征在于：所述主用CPU和备用CPU分别通过地址线、数据线与FPGA相连，FPGA与单片RAM通过单独的地址线、数据线相连。

前述的基于高压变频器的双CPU冗余容错系统，其特征在于：所述主用CPU和备用CPU分别通过地址线、数据线与FPGA相连，FPGA内部虚拟有RAM。

所述FPGA包括以下各功能模块：

功率模块控制模块：用于将具有控制权的CPU输出信息转化成功率模块所能接收的驱动控制信号，输出给相应的功率模块。达到对功率模块输出实时控制的目的。

外部数字量输入模块：用于将外部的数字信号进行转化，通过总线方式传送给多CPU，以便CPU进行相应的处理。

外部数字量输出模块：用于将主CPU输出给FPGA的外部数字量输出控制信息进行转化，再将转化的数字量输出信号输出给外部数字量输出电路。

外部模拟量输入模块将外部的模拟信号进行转化，通过总线方式传送给多CPU，以便CPU进行相应的处理。

外部模拟量输出模块：用于将主CPU输出给FPGA的外部模拟量输出控制信息进行转化，再将转化的模拟量输出信号输出给外部模拟量转化电路。

功率模块故障处理模块：用于将功率模块的故障信号进行转化，通过总线方式传送给多CPU，以便CPU进行相应的处理。

CPU控制权切换和处理模块：将主用和备用CPU的状态脉冲信号采集，确定主用和备用的工作状态，通过如图4的控制权判断流程确定是否需要进行主用备用之间的切换。如确定切换，将现有的CPU控制权由主用转为备用，并将主用CPU进行硬件复位，以备下次切换。

通讯管理模块：用于将根据CPU控制权，采用有控制权的CPU通讯通道和外部控制系统(如PC)进行串行通讯。

前述的基于高压变频器的双CPU冗余容错系统的冗余实现方法，其特征在于，包括以下步骤：

1)正常工作时，主用CPU和备用CPU同时通过脉冲信号线给FPGA发送状态脉冲，在初始状态，主用CPU控制权标志信号有效，备用CPU控制权标志信号失效，并实时将过程变量写入同时与主用CPU和备用CPU相连的双口RAM或与FPGA相连的外部RAM或FPGA内部虚拟RAM中，以备切换时恢复正常运行状态用；

2)当主用CPU发生故障时，主用CPU状态脉冲不正常，将控制权交给备用CPU，备用CPU控制权标志信号有效，同时将主用CPU控制权标志信号失效，同时FPGA通过发送主用CPU复位信号，复位主用CPU，使主用CPU恢复到正常的工作状态。

前述的基于高压变频器的双CPU冗余容错系统的冗余实现方法，其特征在于，各CPU的控制权包括PWM输出、外部信号输入输出处理、通讯处理。

其中CPU负责对FPGA提供的各种信号进行处理，对外部控制命令进行响应，生成功率模块的控制信号。

双口RAM(或外部RAM与FPGA，或内部虚拟RAM与FPGA)负责数据的交换，是CPU之间的数据中介。

FPGA负责提供CPU与外部信号之间的接口，主要包括功率模块控制模块、外部数字量输入模块、外部数字量输出模块、外部模拟量输入模块、外部模拟量输出模块、功率模块故障处理模块、CPU控制权切换模块、通讯管理模块。

其中：

FPGA的功率模块控制模块将具有控制权的CPU输出信息转化成功率模块所能接收的驱动控制信号，输出给相应的功率模块。达到对功率模块输出实时控制的目的。

FPGA的外部数字量输入模块将外部的数字信号进行转化，通过总线方式传送给多CPU，以便CPU进行相应的处理。

FPGA的外部数字量输出模块将主CPU输出给FPGA的外部数字量输出控制信息进行转化，再将转化的数字量输出信号输出给外部数字量输出电路。

FPGA的外部模拟量输入模块将外部的模拟信号进行转化，通过总线方式传送给多CPU，以便CPU进行相应的处理。

FPGA的外部模拟量输出模块将主CPU输出给FPGA的外部模拟量输出控制信息进行转化，再将转化的模拟量输出信号输出给外部模拟量转化电路。

FPGA的功率模块故障处理模块将功率模块的故障信号进行转化，通过总线方式传送给多CPU，以便CPU进行相应的处理。

FPGA的CPU控制权切换和处理模块将主用和备用CPU的状态脉冲信号采集，确定主用和备用的工作状态，通过如图4的控制权判断流程确定是否需要进行主用备用之间的切换。如确定切换，将现有的CPU控制权由主用转为备用，并将主用CPU进行硬件复位，以备下次切换。

FPGA的通讯管理模块将根据CPU控制权，采用有控制权的CPU通讯通道和外部控制系统(如PC)进行串行通讯。

本实用新型所达到有益效果：

本实用新型采用双CPU协同工作方式，实现CPU之间的高速数据交换和处理。采用了CPU对PWM输出控制权的交换，通过实时数据交换和参数共享，实现了无缝交接，保证了系统的正常可靠的运行，可在不停机或不影响系统运行的条件下自动进行主备CPU的切换，自动复位故障CPU。

附图说明

图1为本实用新型的主控制系统方案一框图；

图2为本实用新型的主控制系统方案二框图；

图3为本实用新型的主控制系统方案三框图；

图4为本实用新型的控制权判断流程图。

具体实施方式

下面结合附图对本实用新型作进一步的说明。

图1为本实用新型的主控制系统方案一框图，本实用新型的基于高压变频器的双CPU冗余容错系统包括主用CPU和备用CPU，其特征在于：所述主用CPU和备用CPU分别通过地址线、数据线与一双口RAM相连，主用CPU和备用CPU分别通过地址线、数据线、脉冲信号线、复位信号线与FPGA相通信。

图2为本实用新型的主控制系统方案二框图，采用所述主用CPU和备用CPU分别通过地址线、数据线与FPGA相连，FPGA与单片RAM通过单独的地址线、数据线相连。

图3为本实用新型的主控制系统方案三框图，采用所述主用CPU和备用CPU分别通过地址线、数据线与FPGA相连，FPGA内部虚拟有RAM。

本实用新型的工作原理为：

本实用新型中每个CPU可以单独处理PWM脉冲，正常运行时有且仅有一个CPU的PWM脉冲输出有效，并输出正常的时钟信号作为运行状态指示。

正常工作时，主用CPU给FPGA发送状态脉冲STATE_M，备用CPU给FPGA发送状态脉冲STATE_B。

上电初始化，主用CPU将保存的设置参数读出，写入双口RAM的参数区，主用CPU控制权标志信号ACTIVE_M有效，备用CPU控制权标志信号ACTIVE_B失效，主用CPU拥有PWM输出、外部信号输入输出处理(包括外部数字量输入、外部数字量输出、外部模拟量输入、外部模拟量输出)、通讯处理的控制权。并实时将过程变量写入双口RAM中，以备切换时恢复正常运行状态用。DBUS_M和ADDBUS_M分别代表主用CPU的数据总线和地址总线。

正常运行状态，FPGA将开关量输入总线(DI)和模数转换输入总线(AD)转化为数据总线方式，供主用CPU查询；同时将主用CPU的数据总线上输出外部数字量和外部模拟量信息转换为开关量输出总线(DO)和数模转换输出总线(DA)；产生外围逻辑片选，包括外部缓冲器，AD、DA芯片，通讯芯片。

主用CPU进行外部数字量输入状态和外部模拟量输入状态的数据采集，进行相应的逻辑处理和计算，并输出外部数字量和外部模拟量，结合设置参数和运行变量进行运算，得到PWM脉冲变量，输出给FPGA的功率模块控制模块(或者通过直接PWM输出端口输出PWM脉冲)，并与运行过程变量，当前故障状态一并写入双口RAM(或图2的外部RAM，或图3的内部虚拟RAM)。

图4为本实用新型的控制权判断流程图，本实用新型中双CPU冗余容错系统的冗余实现方法为：

正常工作时，主用CPU和备用CPU同时给FPGA发送状态脉冲，而初始状态，主用CPU控制权标志信号有效，备用CPU控制权标志信号失效，使能双口RAM的主用CPU侧使能端，主用CPU拥有PWM输出、外部信号输入输出处理、通讯处理的控制权。并实时将过程变量写入图1的双口RAM中(或图2的外部RAM，或图3的内部虚拟RAM)，以备切换时恢复正常运行状态用。

当主用CPU发生故障时，主用CPU状态脉冲STATE_M不正常，FPGA通过图2所示的逻辑判断流程，将控制权交给备用CPU，备用CPU控制权标志信号ACTIVE_B有效，同时将主用CPU控制权标志信号ACTIVE_M失效。

同时FPGA通过发送主用CPU复位信号RESET_M，复位主用CPU，使主用CPU恢复到正常的工作状态。

本实用新型的特点在于：

1)直接应用于不同拓扑结构的高压变频器中，满足不同的PWM脉冲输出要求，适用于不同的外部电气控制方案，实现了统一的控制硬件平台，提高了系统开发的效率和集成度。

2)本实用新型中的主用CPU和备用CPU能够相互切换，由大规模逻辑器件完成CPU主备模式的互换。

3)控制权判断模块集成在大规模逻辑器件之中，电气硬件结构更为灵活，容易实现脉冲记忆输出和后备故障处理。

除上述实施例外，本实用新型还可以有其他实施方式。凡采用等同我替换或等效变换形成的技术方案，均落在本实用新型要求的保护范围。

Claims (4)

1.一种基于高压变频器的双CPU冗余容错系统，包括主用CPU和备用CPU，其特征在于：所述主用CPU和备用CPU之间通过并行或串行通信实现数据高速并行处理和共享，主用CPU和备用CPU分别通过地址线、数据线、脉冲信号线、复位信号线与FPGA相通信。

2.根据权利要求1所述的基于高压变频器的双CPU冗余容错系统，其特征在于：所述主用CPU和备用CPU分别通过地址线、数据线与一双口RAM相连。

3.根据权利要求1所述的基于高压变频器的双CPU冗余容错系统，其特征在于：所述FPGA与单片RAM通过单独的地址线、数据线相连。

4.根据权利要求1所述的基于高压变频器的双CPU冗余容错系统，其特征在于：所述FPGA内部虚拟有RAM。

Images