CN201533284U - 高动态莱斯信道均衡及分集接收解调器 - Google Patents

Abstract

本实用新型公开了一种高动态莱斯信道均衡及分集接收解调器，它涉及通信领域中可用于莱斯信道的调制解调器装置。它由带通滤波器、双路合控AGC、均衡合并解调器、信道解码器、电源等部件组成。本实用新型支持QPSK调制方式；载波恢复-均衡器联合设计，均衡器12阶；采用预滤波定时恢复算法，抖动很小；两路合控AGC独立，可兼顾接收电平动态范围和控制精度。本实用新型具有抗码间干扰能力强、功率利用率高、信号输入动态范围大、对多普勒不敏感的特点。特别适用于作莱斯信道的信息速率为2Mbps、或8Mbps、或48Mbps的大容量解调器。

Description

高动态莱斯信道均衡及分集接收解调器

技术领域

本实用新型涉及通信领域中一种高动态莱斯信道均衡及分集接收解调器，特别适用于作莱斯信道、信息速率2Mbps、8Mbps、或48Mbps的解调器装置。

背景技术

高动态莱斯信道由于是多径传播，时变快，引入了码间干扰，误码率恶化，多普勒频移一方面展宽了频谱，另一方面引起了信道的快衰落。而传统的OFDM解调模式对多普勒频移比较敏感，无法在高动态莱斯信道下保证通信质量和通信距离。

实用新型内容

本实用新型的目的在于避免上述背景技术中的不足之处而提供一种适用于高动态莱斯信道变化的均衡及分集接收解调器。本实用新型支持功率利用率高的QPSK，保证一定的通信距离，且解调门限低，可跟踪高达100KHz的多普勒频偏，有效克服快衰落和深衰落，而且具有抗码间干扰能力强、定时抖动小、稳定度高、信号输入动态范围大等特点。

本实用新型的目的是这样实现的：

一种高动态莱斯信道均衡及分集接收解调器，包括带通滤波器模块组、双路合控AGC、信道解码器、电源，还包括均衡合并解调器；其中带通滤波器模块组的入端口1分别通过中频电缆与收信机出端口A、B相连，出端口2分别与双路合控AGC的入端口1、2相连；双进路合控AGC的出端口3、4分别与均衡合并解调器的入端口1、2连接；均衡合并解调器的出端口3、4与信道解码器的入端口1、2相连；信道解码器的出端口3与D端口相连。

所述的均衡合并解调器包括带通滤波器模块组、ADC变换模块组、数字下变频模块组、复数匹配滤波器模块组、定时内插模块组、自适应线性均衡模块组、复数加法器、自适应反馈均衡器、抽头误差跟踪电路、定时环路滤波器、判决器、均衡器系数误差生成器、鉴相器和载波环路滤波器；其中带通滤波器模块组的输入端1脚分别与双路合控AGC的输出端3、4脚相连，输出端口2分别与ADC变换模块组的输入端1脚相连；ADC变换模块组的输出端2脚分别与数字下变频模块组的输入端1脚相连；数字下变频模块组输出端3、4脚分别与复数匹配滤波器模块组的输入端1、2脚相连；复数匹配滤波器模块组输出端3、4脚分别与定时内插模块组的输入端1、2脚相连；定时内插模块组的输入端6脚与定时环路滤波器的输出端1脚相连，出端口3、4脚分别与自适应线性均衡模块组的输入端1、2脚相连；自适应线性均衡模块组输出端4、5脚分别与复数加法器的输入端1、2脚和3、4脚相连；复数加法器的输入端5、6脚与自适应反馈均衡器的输出端4、5脚相连，输出端7、8脚一路输出给信道解码器的输入端1、2脚，另一路输出给判决器的输入端1、2脚；判决器输出端5、6脚一路与自适应反馈均衡器的输入端1、2脚相连，另一路与均衡器系数误差生成器的输入端5、6脚相连，判决器输出端3、4脚与均衡器系数误差生成器的输入端7、8脚相连；均衡器系数误差生成器的输入端1、2、3、4脚分别与自适应线性均衡模块组的输入端1、2脚相连，输出端11、12脚分别与自适应线性均衡模块组的输入端3脚相连，输出端13脚与自适应反馈均衡器的输入端3脚相连；鉴相器的输入端1、2脚分别与复数加法器的输出端7、8脚相连，输出端3脚送至载波环路滤波器的输入端1脚；载波环路滤波器输出端2脚分别与数字下变频模块组的输入2端相连；抽头误差跟踪电路的输入端1，2脚分别与自适应线性均衡模块组的输出端6脚相连，输入端3脚与自适应反馈均衡器的输出端5脚相连，输出端4脚与定时环路滤波器的输入端2脚相连；环路滤波器输出端1脚与定时内插模块组的输入端6脚相连。

本实用新型相比背景技术具有如下优点：

1.本实用新型采用高动态莱斯信道均衡及分集接收解调器，采用QPSK调制模式，具有很好的功率利用率，适用于雨衰、沙尘衰减严重的远距离通信。

2.本实用新型采用自适应线性均衡模块组、自适应反馈均衡器、鉴相器、抽头误差跟踪电路联合设计，线性均衡器12阶，判决反馈均衡器8阶，具有良好的抗码间干扰能力。

3.本实用新型采用定时环路滤波器实现定时恢复，定时抖动小。

4.本实用新型采用双路合控AGC对信号进行自动增益控制，输入电平动态范围大，控制精度高，两路输出信号等增益。

5.本实用新型可以实现双天线分集接收，有效克服快衰落。

6.本实用新型的定时恢复、载波恢复和信道均衡一体化设计，当其中信号由于多径影响出现深衰落(莱斯因子6dB、多径展宽小于6符号)时，定时恢复和载波恢复可稳定工作。

7.本实用新型的自适应均衡器的收敛速度快，可适应高动态莱斯信道变化；可跟踪高达100KHz的多普勒频偏。

8.本实用新型电路部件采用一片FPGA器件制作，可灵活地修改、配置工作参数，具有集成化程度高、体积小、重量轻、性能稳定可靠的优点。全数字方法实现，无需DDS或VCO，同时使设备的结构大大简化，成本显著降低。

附图说明

图1是本实用新型电原理方框图。

图2是本实用新型高动态莱斯信道均衡及分集接收解调器3实施例的电原理图。

具体实施方式

参照图1至图2，本实用新型由带通滤波器模块组1-1至1-2、双路合控AGC2、均衡合并解调器3、信道解码器4、电源80组成。图1是本实用新型的电原理方框图，实施例按图1连接线路。

本实用新型中的带通滤波器模块组1-1至1-2对中频信号进行滤波去除杂散和谐波，使信号频谱更加纯净，带通滤波器模块组1-1至1-2采用美国MINI公司SPB-70/40器件制作。

本实用新型中的双路合控AGC2将输入的两个中频信号同时进行增益控制，保持两者增益一致，输出的信号送入均衡合并解调器3。实施例双路合控AGC2采用独立的模拟电路板制作。

本实用新型中的均衡合并解调器3的作用是将输入的两路模拟信号先由带通滤波器模块组20-1至20-2进行滤波提纯，然后经ADC变换模块组21-1至21-2进行模数变换，将数字化信号送至数字下变频模块组22-1至22-2。数字下变频模块组22-1至22-2设置有一个NCO，它将输入的中频信号与本地载波混频，正交下变频为I、Q两路基带信号，送入复数匹配滤波器模块组23-1至23-2，两路信号进行匹配滤波后，送入定时内插模块组24-1至24-2，内插计算出两路I、Q信号的最佳采样点，定时环路滤波器29对定时信息进行滤波以减小定时抖动。I、Q最佳采样点送至自适应线性均衡模块组25-1至25-2进行均衡，自适应反馈均衡器27对码元信息进行反馈均衡，均衡器系数误差生成器31根据输入I、Q信号和判决符号、判决值，计算出均衡器的误差系数，分别送至自适应线性均衡模块组25-1至25-2和自适应反馈均衡器27进行系数调整。抽头误差跟踪电路28根据输入的自适应线性均衡模块组25-1至25-2以及自适应反馈均衡器27的误差信息得出定时信息，送至定时环路滤波器29进行滤波。复数加法器26对自适应线性均衡模块组25-1至25-2的输出和自适应反馈均衡器27的输出进行复数累加，得到均衡后的I、Q基带信号，一路送至信道解码器4进行LDPC解码，一路送至判决器30进行判决，另一路送至鉴相器32，鉴相器32对均衡后的本地载波与信号载波进行鉴相，把载波相差送至载波环路滤波器33进行滤波，然后反馈给数字下变频模块组22-1至22-2的NCO进行相位调整，从而构成载波恢复锁相环使本地载波和输入信号同相。实施例ADC变换模块组21-1至21-2采用美国AD公司AD9254芯片制作，带通滤波器模块组20-1至20-2采用美国MINI公司SPB-70/40器件制作，其余电路部件均采用一片美国Alterna公司生产Stratix-II系列FPGA芯片制作。本图2是本实用新型均衡合并解调器3的电原理图，实施例按图2连接线路。

本实用新型中的信道解码器4的作用是对I、Q两路判决信息进行LDPC解码，用中频电缆与出端口D相连，使输出码流的误码率更低。实施例采用一片美国Alterna公司生产Stratix-II系列FPGA芯片制作。

本实用新型中的电源80提供整个调制解调器的直流工作电压，实施例采用市售通用直流开关电源块制作，其输出电压为+5V。

本实用新型简要工作原理如下：

带通滤波器模块组1-1至1-2接收从端口A、B输入的中频信号进行滤波，滤波后的两路信号经双路合控AGC2增益控制稳幅后送至均衡合并解调器3。带通滤波器模块组20-1至20-2首先对信号进行滤波，然后送至工作于200MHz的ADC变换模块组21-1至21-2进行数字采样，采样值经数字下变频模块组22-1至22-2下变频为I、Q两路基带信号，经复数匹配滤波器模块组23-1至23-2匹配滤波后可组成最佳接收机。匹配后的I、Q基带信号送入定时内插模块组24-1至24-2，内插计算出两路I、Q信号的最佳采样点，定时环路滤波器29对定时信息进行过滤处理，可显著减小符号定时抖动。I、Q最佳采样点输入自适应线性均衡模块组25-1至25-2进行自适应均衡处理，自适应反馈均衡器27是一个8阶判决反馈均衡器，具有很强的去除码间串扰能力。抽头误差跟踪电路28提取自适应线性均衡模块组25-1至25-2以及自适应反馈均衡器27的误差信息计算出定时信息，经定时环路滤波器滤波后控制定时内插模块组24-1至24-2输出最佳I、Q采样点。复数加法器26对线性均衡以及反馈均衡后的信号进行复数相加，结果一路送至信道解码器4进行LDPC解码，一路送至判决器30进行判决，另一路送至鉴相器32对均衡后的本地载波与信号载波进行鉴相，鉴相误差经滤波后控制数字下变频模块组22-1至22-2中的NCO从而组成载波恢复锁相环。信道解码器4对I、Q两路判决信息进行LDPC解码，用中频电缆与出端口D相连。

本实用新型安装结构如下：

把图1至图3中所有电路器件安装在一块长、宽为217×150mm的印制板上，印制板上安装低中频输入信号的端口A、B的电缆插座、基带均衡后LPCD译码信号输出端口D的电缆插座，然后把印制板安装在一个长、宽、高为433×256×194mm的机箱内，机箱内装有电源输入插座，组装成本实用新型。

Claims (2)

1.一种高动态莱斯信道均衡及分集接收解调器，包括带通滤波器模块组(1-1至1-2)、双路合控AGC(2)、信道解码器(4)、电源(80)，其特征在于：还包括均衡合并解调器(3)；其中带通滤波器模块组(1-1至1-2)的入端口1分别通过中频电缆与收信机出端口A、B相连，出端口2分别与双路合控AGC(2)的入端口1、2相连；双进路合控AGC(2)的出端口3、4分别与均衡合并解调器(3)的入端口1、2连接；均衡合并解调器(3)的出端口3、4与信道解码器(4)的入端口1、2相连；信道解码器(4)的出端口3与D端口相连。

2.根据权利要求1所述高动态莱斯信道均衡及分集接收解调器，其特征在于：均衡合并解调器(3)包括带通滤波器模块组(20-1至20-2)、ADC变换模块组(21-1至21-2)、数字下变频模块组(22-1至22-2)、复数匹配滤波器模块组(23-1至23-2)、定时内插模块组(24-1至24-2)、自适应线性均衡模块组(25-1至25-2)、复数加法器(26)、自适应反馈均衡器(27)、抽头误差跟踪电路(28)、定时环路滤波器(29)、判决器(30)、均衡器系数误差生成器(31)、鉴相器(32)和载波环路滤波器(33)；其中带通滤波器模块组(20-1至20-2)的输入端1脚分别与双路合控AGC(2)的输出端3、4脚相连，输出端口2分别与ADC变换模块组(21-1至21-2)的输入端1脚相连；ADC变换模块组(21-1至21-2)的输出端2脚分别与数字下变频模块组(22-1至22-2)的输入端1脚相连；数字下变频模块组(22-1至22-2)输出端3、4脚分别与复数匹配滤波器模块组(23-1至23-2)的输入端1、2脚相连；复数匹配滤波器模块组(23-1至23-2)输出端3、4脚分别与定时内插模块组(24-1至24-2)的输入端1、2脚相连；定时内插模块组(24-1至24-2)的输入端6脚与定时环路滤波器(29)的输出端1脚相连，出端口3、4脚分别与自适应线性均衡模块组(25-1至25-2)的输入端1、2脚相连；自适应线性均衡模块组(25-1至25-2)输出端4、5脚分别与复数加法器(26)的输入端1、2脚和3、4脚相连；复数加法器(26)的输入端5、6脚与自适应反馈均衡器(27)的输出端4、5脚相连，输出端7、8脚一路输出给信道解码器(4)的输入端1、2脚，另一路输出给判决器(30)的输入端1、2脚；判决器(30)输出端5、6脚一路与自适应反馈均衡器(27)的输入端1、2脚相连，另一路与均衡器系数误差生成器(31)的输入端5、6脚相连，判决器(30)输出端3、4脚与均衡器系数误差生成器(31)的输入端7、8脚相连；均衡器系数误差生成器(31)的输入端1、2、3、4脚分别与自适应线性均衡模块组(25-1至25-2)的输入端1、2脚相连，输出端11、12脚分别与自适应线性均衡模块组(25-1至25-2)的输入端3脚相连，输出端13脚与自适应反馈均衡器(27)的输入端3脚相连；鉴相器(32)的输入端1、2脚分别与复数加法器(26)的输出端7、8脚相连，输出端3脚送至载波环路滤波器(33)的输入端1脚；载波环路滤波器(33)输出端2脚分别与数字下变频模块组(22-1至22-2)的输入2端相连；抽头误差跟踪电路(28)的输入端1，2脚分别与自适应线性均衡模块组(25-1至25-2)的输出端6脚相连，输入端3脚与自适应反馈均衡器(27)的输出端5脚相连，输出端4脚与定时环路滤波器(29)的输入端2脚相连；环路滤波器(29)输出端1脚与定时内插模块组(24-1至24-2)的输入端6脚相连。