CN201498011U - Rfid标签中回发链路频率的误差移位电路 - Google Patents

Abstract

一种RFID标签中回发链路频率的误差位移电路，包括：存储单元，其包括存储Trcal计数值的Trcal寄存器和存储DR计数值的DR寄存器；除法计算单元，其将所述TRcal计数值除以所述DR计数值；加法计算单元，其在所述除法计算单元进行计算前，将所述Trcal值加上误差位移值；选择单元，其根据所述DR计数值选择不同操作数的除法计算和加法计算。误差移位调整了误差平面中回发链路频率误差率的分布。不进行误差移位时，误差率大部分都是负的。经误差移位之后，误差率平均地分布在正/负半平面，使得最大误差率小将近2倍。

Description

RFID标签中回发链路频率的误差移位电路

技术领域

本实用新型设计射频身份识别标签，尤其涉及标签电路中对回发链路频率的误差进行调整的误差移位电路。

背景技术

射频身份识别(Radio Frequency Identification，射频身份识别)技术广泛应用在物流跟踪、身份认证等应用中。如图1所示，现有的射频身份识别系统通常包括标签读写器和标签。读写器通过其天线向标签发出命令数据信号，标签通过其天线接收到命令数据信号并对接收到的命令进行处理，之后通过其天线向读写器回发数据。

常见的标签电路包括与天线相连的PAD5、倍压整流电路、数据恢复电路、数据回发电路、振荡器电路、数字电路以及存储器电路。倍压整流电路对电磁场在天线上产生的感应电压整流，得到标签电路所需的能量。数据恢复电路对接收到的信号进行处理，去除信号中的噪声，得到更好的信号波形，以进行进一步的处理。数据回发电路把数字电路产生的回发数据进行调制，并通过天线回发到读写器。振荡器电路产生时钟信号提供给数字电路和其它电路使用。数字电路根据接收到命令进行相应的处理，如转换标签状态，读写存储器数据，产生回发数据等。存储器用来存储标签电路中的相应数据，可为EEPROM。

所接收到的信号包括读写器-标签校准信号(RTcal)、标签-读写器校准信号(TRcal)、数据0信号及数据1信号等。标签电路还包括一个解码计数器对这些信号的长度进行计数，并得到相应的计数值。

读写器-标签校准信号(RTcal)用来区分数据0和数据1的长度，对命令数据信号进行解码。标签电路需要计算pivot＝RTcal/2。根据接收到的数据信号的长度与pivot的长度的比较结果，来解码所述数据信号。如果所述数据信号长度小于pivot，那么就被解码为0；如果数据长度大于pivot，就被解码为1。

现有的标签电路对pivot的计算如图2(a)所示。RTcal计数值37可能有多个比特位，如6位，分别为b5、b4、b3、b2、b1、b0。RTcal计数值/238的计算是通过把RTcal计数值37向右移一位实现的，即去掉RTcal计数值37的最低位b0，把RTcal计数值37的高5位，即b5、b4、b3、b2、b1，分别作为RTcal计数值/238的五位数值，即b4、b3、b2、b1、b0。

此外，在数据回发电路中，标签向读写器的回发链路频率(BLF)系由TRcal信号和射频身份识别协议中的查询(Query)命令中的除率(DR)确定，其中DR24的值一般为8或者64/3。TRcal信号的计数值除以除率得到BLF计数值。标签电路还包括一个BLF生成器，其根据BLF计数值把振荡器电路生成的时钟信号分频成BLF信号。

一般的，标签电路对TRcal计数值/8的运算如图2(b)所示。TRcal计数值39可能有多个比特位，如8位，即b7、b6、b5、b4、b3、b2、b1、b0。TRcal计数值/840的计算是通过把TRcal计数值39向右移三位实现的，即去掉TRcal计数值37的最低三位b2、b1、b0，把RTcal计数值39的高5位作为RTcal计数值/238的五位数值，即b4、b3、b2、b1、b0，从而得到TRcal计数值/8的值40。

标签电路对TRcal计数值*3/64的运算如图2(c)所示。TRcal计数值*3的值41可能有多个比特位，如11位，即b11、b10、b9、b8、b7、b6、b5、b4、b3、b2、b1、b0。TRcal计数值*3/8的值41的计算是通过把TRcal计数值*3的值41向右移六位实现的，即去掉TRcal计数值37的最低六位b5、b4、b3、b2、b1、b0，把RTcal计数值*3的值41的高5位作为RTcal计数值*3/64的值42的五位数值，即b4、b3、b2、b1、b0，从而得到TRcal计数值*3/64的值42。

然而，标签电路以上述方式产生回发链路频率时，该BLF的误差较大难以满足射频身份识别协议中对BLF误差容限要求。尤其是在振荡器电路可能产生多种频率的情况下，标签电路难以在不同频率下产生满足射频身份识别协议中对BLF误差容限，兼容性较差。

发明内容

有鉴于现有技术的上述缺陷，本实用新型所要解决的技术问题是提供一种减少射频身份识别标签电路产生回发链路频率误差的误差移位电路，其使得标签电路正确地解码读写器向标签发送的数据，产生满足射频身份识别协议要求的回发链路频率，正确地向读写器回发数据。

为实现上述目的，本实用新型提供了一种RFID标签中回发链路频率的误差移位电路，包括存储单元，其包括存储Trcal计数值的Trcal寄存器和存储DR计数值的DR寄存器；除法计算单元，其将所述TRcal计数值除以所述DR计数值；加法计算单元，其在所述除法计算单元进行计算前，将所述Trcal值加上误差位移值；选择单元，其根据所述DR计数值选择不同操作数的除法计算和加法计算。

较佳的，所述误差位移值为所述DR计数值的分子部分的中间值。

本实用新型的误差位移电路通过在进行除法运算前对标签-读写器校准信号计数值进行误差移位，然后再将经所述误差移位的标签-读写器校准信号计数值与除率进行计算，从而得到回发链路频率计数值。误差移位调整了误差平面中回发链路频率误差率的分布。不进行误差移位时，误差率大部分都是负的。经误差移位之后，误差率平均地分布在正/负半平面，使得最大误差率减小将近2倍。

附图说明

参考下文较佳实施例的描述以及附图，可最佳地理解本实用新型及其目的与优点，其中：

图1为射频身份识别系统的结构示意图；

图2(a)为现有的标签电路对pivot的计算示意图；

图2(b)为所示标签电路对TRcal计数值/8的运算示意图；

图2(c)为所示标签电路对TRcal计数值*3/64的运算示意图；

图3为本实用新型的标签电路的结构图；

图4为读写器到标签的数据信号的编码格式示意图；

图5为帧同步信号的示意图；

图6为前导信号的示意图；

图7为查询命令格式示意图；

图8为对接收信号长度计数的示意图；

图9为生成回发链路频率的示意图；

图10为一种使用误差移位方法的计算回发链路频率计数值的示意图；

图11为另一种使用误差移位方法的计算回发链路频率计数值的示意图；

图12为另一种使用误差移位方法的计算回发链路频率计数值的示意图；

图13为另一种使用误差移位方法的计算回发链路频率计数值的示意图；

图14为另一种使用误差移位方法的计算回发链路频率计数值的示意图；

图15为另一种使用误差移位方法的计算回发链路频率计数值的示意图；

图16为一种误差位移电路的示意图；

图17为另一种误差位移电路的示意图；

图18为另一种误差位移电路的示意图；

图19为使用本实用新型的误差位移电路的射频身份识别标签的示意图；

图20(a)表示当振荡器电路生成的时钟信号的频率为1.28MHz时，没有采用误差移位方法时的BLF误差。

图20(b)表示当振荡器电路生成的时钟信号的频率为1.92MHz时，没有采用误差移位方法时的BLF误差。

图20(c)表示当振荡器电路生成的时钟信号的频率为2.56MHz时，没有采用误差移位方法时的BLF误差。

图20(d)表示当振荡器电路生成的时钟信号的频率为1.28MHz时，采用误差移位方法时的BLF误差。

图20(e)表示当振荡器电路生成的时钟信号的频率为1.92MHz时，采用误差移位方法时的BLF误差。

图20(f)表示当振荡器电路生成的时钟信号的频率为2.56MHz时，采用误差移位方法时的BLF误差。

具体实施方式

参考示出本实用新型实施例的附图，下文将更详细地描述本实用新型。

根据本实用新型的标签2的电路结构如图3所示，其包括天线相连的PAD5、倍压整流电路6、数据恢复电路7、数据回发电路8、振荡器电路9、数字电路10及存储器电路11。倍压整流电路6对电磁场在该天线上产生的感应电压整流，得到标签电路所需的能量。数据恢复电路7对接收到的信号进行处理，去除信号中的噪声，得到更好的信号波形，以进行进一步的处理。数据回发电路8把数字电路10产生的回发数据进行调制，并通过该天线回发到读写器1(未示)。数字电路10包括与接收信号解码相关的解码计数器26(未示)、与BLF相关的BLF发生器28(未示)及其它数字电路27(未示)。振荡器电路9产生时钟信号提供给数字电路10使用。数字电路10根据接收到命令进行相应的处理，如转换标签状态、读写存储器11数据、产生回发数据等。EEPROM存储器11用来存储标签中的相应数据。

读写器1在向标签2发送命令时，通常会先发送起始信号，然后再发送数据0、1等命令数据，这些起始信号用来对命令进行同步或者传递一些链路参数，如帧同步信号和前导信号。读写器1与标签2之间的通信基于标准长度Tari 15。图4示出了读写器1与标签2之间的通信的数据0信号12和数据1信号13的格式。

图5是一种射频身份识别协议中的帧同步信号16的示意图，它包括一个占位符信号17，一个数据0信号18，一个读写器-标签校准信号(RTcal)19。

图6是一种射频身份识别协议中的前导信号20的示意图，它包括一个占位符信号17、一个数据0信号18、一个读写器-标签校准信号(RTcal)19及一个标签-读写器校准信号(TRcal)21。

图5和图6中的读写器-标签校准信号(RTcal)用来区分数据0和数据1的长度，对命令数据信号进行解码。标签电路需要计算pivot＝RTcal/2。根据接收到的数据信号的长度与pivot的长度的比较结果，来解码所述数据信号。如果所述数据信号长度小于pivot，那么就被解码为0；如果数据长度大于pivot，就被解码为1。

图6中标签-读写器校准信号(TRcal)用来确定标签2向读写器1回发链路频率，BLF还与射频身份识别协议中的查询(Query)命令22中的DR(Devide

Rate，除率)参数24相关。图6中的前导信号为射频身份识别协议中的Query(查询)命令的起始信号。图5中的帧同步信号为射频身份识别协议中除Query命令之外的其它命令的起始信号。查询命令22的格式如图7所示，其包括命令代码23、DR参数24及其它参数25。DR24的值可能为8或者64/3。BLF与TRcal和DR的关系为：

$\mathrm{BLF}=\frac{\mathrm{DR}}{\mathrm{TRcal}}$

如图8所示，解码计数器26接收包括RTcal信号19、TRcal信号21、数据0信号12及数据1信号13等在内的信号58。标签2的振荡器电路9产生时钟信号29，作为解码计数器26的时钟信号。解码计数器26对这些信号的长度进行计数，并得到相应的计数值。RTcal信号19的计数值被存储在RTcal寄存器191中。TRcal信号21的计数值被存储在TRcal寄存器211中。RTcal寄存器191中的计数值用来计算pivot。TRcal寄存器211中的计数值用来计算BLF计数值58，计算方法如下式所示：

如图9所示，BLF生成器28根据BLF计数值58，把振荡器电路9生成的时钟信号29分频成BLF信号28。

下文将详述根据本实用新型的减小BLF误差的的误差位移电路的原理。

现有技术中，不采用误差移位的BLF计算方法如图10所示。首先在步骤44中判断DR＝8或者＝64/3，从而对TRcal计数值43进行两种不处理的方法。

当DR＝8时，在步骤46中，对该TRcal计数值43除以8(右移3位)，即通过图2(b)中的右移3位的方法来实现。

当DR＝64/3时，在步骤47中，先把TRcal计数值43乘以3(左移1位再加上本身)。在步骤49中，将该TRcal计数值43除以64(右移6位)，即通过图2(c)中的右移6位的方法来实现。

根据步骤44中DR＝8或者64/3的判断结果，在步骤50中对该TRcal计数值进行选择，即当DR＝8时，取除以8(右移3位)46的结果作为BLF计数值；当DR＝64/3时，取除以64(右移6位)49的结果作为BLF计数值。由此可生成BLF计数值51。

采用本实用新型的误差位移电路，如图11所示，首先在步骤44中判断DR＝8或者＝64/3，从而对TRcal计数值43进行两种不处理的方法。

当DR＝8时，在步骤45中对TRcal计数值43进行加4的误差移位，即把TRcal计数值43加4。然后在步骤46中，对该TRcal计数值43除以8(右移3位)，即通过图2(b)中的右移3位的方法来实现。

当DR＝64/3时，在步骤47中，先把TRcal计数值43乘以3(左移1位再加上本身)。然后在步骤48中，对该TRcal计数值43进行误差移位，即把TRcal计数值43加32。随后，在步骤49中，将该TRcal计数值43除以64(右移6位)，即通过图2(c)中的右移6位的方法来实现。

根据DR＝8或者64/344的判断结果，在步骤50中对该TRcal计数值进行选择，即当DR＝8时，取除以8(右移3位)46的结果作为BLF计数值；当DR＝64/3时，取除以64(右移6位)49的结果作为BLF计数值。由此可生成经误差移位的BLF计数值51。

图12示出了根据本实用新型的误差位移电路的另一实施例。如图12所示，首先在步骤44中判断DR＝8或者＝64/3，从而对TRcal计数值43进行两种不处理的方法。

当DR＝8时，在步骤82中对TRcal计数值43除以4(右移2位)，然后在步骤83中进行加1的误差移位，即把步骤83所得到的TRcal计数值43加1。然后在步骤84中，对该TRcal计数值43除以2(右移1位)。

当DR＝64/3时，在步骤47中，先把TRcal计数值43乘以3(左移1位再加上本身)。然后在步骤79中，将该TRcal计数值43除以32(右移3位)，再在步骤80中对该TRcal计数值43进行误差移位，即把TRcal计数值43加4。随后，在步骤81中，将该TRcal计数值43除以8(右移3位)。

根据DR＝8或者64/344的判断结果，在步骤50中对该TRcal计数值进行选择，即当DR＝8时，取除以2(右移1位)84的结果作为BLF计数值；当DR＝64/3时，取除以8(右移3位)81的结果作为BLF计数值。由此可生成经误差移位的BLF计数值51。

图13示出了根据本实用新型的误差位移电路的再一实施例。如图13所示，首先在步骤44中判断DR＝8或者＝64/3，从而对TRcal计数值43进行两种不处理的方法。

当DR＝8时，在步骤120中对TRcal计数值43除以2(右移1位)，然后在步骤121中进行加2的误差移位，即把该TRcal计数值43加2。然后在步骤122中，对该TRcal计数值43除以4(右移2位)。

当DR＝64/3时，在步骤47中，先把TRcal计数值43乘以3(左移1位再加上本身)。然后在步骤123中，将该TRcal计数值43除以32(右移5位)，再在步骤124中对该TRcal计数值43进行误差移位，即把TRcal计数值43加1。随后，在步骤125中，将该TRcal计数值43除以2(右移1位)。

根据DR＝8或者64/344的判断结果，在步骤50中对该TRcal计数值进行选择，即当DR＝8时，取除以4(右移2位)122的结果作为BLF计数值；当DR＝64/3时，取除以2(右移1位)152的结果作为BLF计数值。由此可生成经误差移位的BLF计数值51。

图14示出了根据本实用新型的误差位移电路的又一实施例。如图14所示，首先在步骤44中判断DR＝8或者＝64/3，从而对TRcal计数值43进行两种不处理的方法。

当DR＝8时，在步骤126中对TRcal计数值43除以4(右移1位)，然后在步骤127中进行加1的误差移位，即把该TRcal计数值43加1。然后在步骤128中，对该TRcal计数值43除以2(右移1位)。

当DR＝64/3时，在步骤129中，先将该TRcal计数值43除以32(右移5位)。然后在步骤130中，把TRcal计数值43乘以3(左移1位再加上本身)，再在步骤131中对该TRcal计数值43进行误差移位，即把TRcal计数值43加1。随后，在步骤132中，将该TRcal计数值43除以2(右移1位)。

根据DR＝8或者64/344的判断结果，在步骤50中对该TRcal计数值进行选择，即当DR＝8时，取除以2(右移1位)128的结果作为BLF计数值；当DR＝64/3时，取除以2(右移1位)132的结果作为BLF计数值。由此可生成经误差移位的BLF计数值51。

图15示出了根据本实用新型的误差位移电路的又一实施例。如图15所示，首先在步骤44中判断DR＝8或者＝64/3，从而对TRcal计数值43进行两种不处理的方法。

当DR＝8时，把该TRcal计数值43送到步骤136进行选择。

当DR＝64/3时，在步骤134中，先把TRcal计数值43乘以3(左移1位再加上本身)。然后在步骤135中，将该TRcal计数值43除以8(右移3位)。

根据DR＝8或者64/344的判断结果，在步骤136中对该TRcal计数值进行选择，即当DR＝8时，取TRcal计数值43；当DR＝64/3时，取除以8(右移3位)135的结果。

随后，在步骤137中对该TRcal计数值43进行误差移位，即把TRcal计数值43加4，再在步骤138中，将该TRcal计数值43除以8(右移3位)。由此，可生成经误差移位的BLF计数值51。

如本技术领域的技术人员所应理解的，误差移位的数值，例如DR＝8时加4的误差移位，或者DR＝64/3时加32的误差移位，可根据DR数值或TRcal计数值来取其它不同的数值，得到不同的移位效果。此外，所述移位数值还可以根据TRcal计数值模除DR数值的分子部分(8或者64)的结果动态调整。再者，除以“DR”这一除法操作分为若干个子除法操作，而位移操作可以位于任何位置，只要位移操作之后还有一步子除法操作即可。

下文将详述实现本实用新型的误差位移电路的具体实现。

图16示出了根据本实用新型的误差位移电路的实现。如图16所示，所述除法计算单元包括乘法器(99)和第一除法器(102)及第二除法器(103)；所述加法计算单元包括第一加法器(100)和第二加法器(101)；所述选择单元包括选择器(104)，其中，所述乘法器(99)和所述第一加法器(100)分别连接所述TRcal寄存器，所述乘法器(99)依次连接所述第二加法器(101)和所述第二除法器(103)，所述第一加法器(100)连接所述第一除法器(102)。TRcal寄存器90中存放TRcal计数值43。当DR＝8时，加法器100把TRcal寄存器90加上4(误差移位值)95，所得结果通过除法器102除以8(除数)97。当DR＝64/3时，乘法器99把TRcal寄存器90的值乘以3(乘数)94，所得结果通过加法器101加上32(误差移位值)96，所得结果通过除法器103除以64(除数)98。选择器MUX 104根据DR寄存器92的值进行选择。当DR寄存器92的值表示DR＝8时，选择除法器102的结果；当DR寄存器92的值表示DR＝64/3时，选择除法器103的结果。MUX 104的选择结果存入TRcal寄存器93，其值即为经误差移位的BLF计数值51。

图17示出了根据本实用新型的误差位移电路的另一种实现。图17所示，所述除法计算单元包括乘法器(105)和除法器(110)；所述加法计算单元包括加法器(109)；所述选择单元包括第一选择器(106)、第二选择器(107)及第三选择器(108)，其中，所述乘法器(105)和所述第一选择器(106)连接、并分别与所述TRcal寄存器连接，所述第一选择器(106)还依次连接所述加法器(109)和所述除法器(110)，所述DR寄存器分别连接所述第一选择器(106)和所述第二选择器(107)，所述第二选择器(107)连接所述第三选择器(108)，所述第三选择器(108)连接所述除法器(110)。TRcal寄存器90中存放TRcal计数值43。乘法器105把TRcal寄存器90的值乘以3(乘数)94。选择器MUX106根据DR寄存器92的值进行选择。当DR寄存器92的值表示DR＝8时，选择TRcal寄存器90；当DR寄存器92的值表示DR＝64/3时，选择乘法器105的结果。选择器MUX 107根据DR寄存器92的值进行选择。当DR寄存器92的值表示DR＝8时，选择4(误差移位值)95；当DR寄存器92的值表示DR＝64/3时，选择选择32(误差移位值)96。选择器MUX 108根据DR寄存器92的值进行选择。当DR寄存器92的值表示DR＝8时，选择8(除数)97；当DR寄存器92的值表示DR＝64/3时，选择选择64(误差移位值)98。加法器109把选择器MUX 106的结果和选择器MUX 107的结果相加。除法器110把加法器109的结果除以选择器MUX 108的结果，所得结果存入TRcal寄存器90，其值即为经误差移位的BLF计数值51。

图18示出了根据本实用新型的误差位移电路的再一种实现。如图18所示，所述除法计算单元包括乘法器(114)和第一除法器(115)及第二除法器(118)；所述加法计算单元包括加法器(117)；所述选择单元包括选择器(116)，其中，所述乘法器(114)和所述选择器(116)分别连接所述TRcal寄存器，所述乘法器(114)连接所述第一除法器(115)后连接所述选择器(116)，所述选择器(116)还分别连接所述DR寄存器和所述加法器(117)，所述第二除法器(118)连接所述加法器(117)。TRcal寄存器90中存放TRcal计数值43。乘法器114把TRcal寄存器90的值乘以3(乘数)94，所得结果通过除法器115除以8(除数)111。选择器MUX 116根据DR寄存器92的值进行选择。当DR寄存器92的值表示DR＝8时，选择TRcal寄存器90；当DR寄存器92的值表示DR＝64/3时，选择除法器115的结果。加法器117把选择器MUX 116的结果加上4(误差移位值)112。除法器118把加法器117的结果除以8(除数)113，所得结果存入TRcal寄存器93，其值即为经误差移位的BLF计数值51。

现根据图19描述本实用新型的误差位移电路在射频身份识别标签中的实现。

如图19所示，数字电路10中包含解码计数器54。解码计数器54对接收信号58的长度进行计数。接收信号58包括RTcal信号19、TRcal信号21、数据0信号12、数据1信号13等。解码计数器58对RTcal信号19的长度的计数结果为RTcal计数值63。对RTcal计数值63除以2得到pivot计数值62。解码计数器58对数据信号(可能为数据0信号12或者数据1信号13)的长度的计数结果为数据信号计数值60。数字电路10中包含比较器61。比较器61比较pivot计数值62和数据信号计数值60。如果数据信号计数值小于pivot计数值62，就把数据信号解码成数据0；如果数据信号计数值60大于pivot计数值62，就把数据信号解码成数据1。依次解码出来的多个数据0和数据1组成数据0/1流65。数据0/1流65被送到状态机和其它数字电路27。状态机和其它数字电路27根据数据0/1流65进行相应处理，如执行命令操作、跳转标签状态、读写存储器11及产生回发数据59等。如果接收信号58中包含查询命令22，状态机和其它数字电路27可以从数据0/1流65从提取出DR参数66。解码计数器58对TRcal信号21的长度的计数结果为TRcal计数值64。数字电路10通过图10的方法，根据DR参数66和TRcal计数值64通过BLF计算69电路计算出BLF计数值51。数字电路10中包含BLF发生器55。BLF发生器55根据BLF计数值51对倍频时钟信号57进行分频产生BLF信号68。BLF信号68提供给状态机和其它数字电路27用来产生回发数据59。状态机和其它数字电路27可能需要对存储器11进行读写操作。采用时钟信号56提供数字电路10中的各个模块使用。其中的BLF计算69电路可以采用图11、图12、图13、图14或图15所示的误差移位方法，通过图16、图17或图18的电路实现，来进行回发链路频率计算值的计算。

现根据图20描述经本实用新型的误差移位电路生成的BLF的误差。

图20中虚线表示射频身份识别协议中对BLF误差容限要求，点线和虚线表示标签2电路生成的BLF的可能误差。图20(a)表示当振荡器电路生成的时钟信号的频率为1.28MHz时，没有采用误差移位方法时的BLF误差。图20(b)表示当振荡器电路生成的时钟信号的频率为1.92MHz时，没有采用误差移位方法时的BLF误差。图20(c)表示当振荡器电路生成的时钟信号的频率为2.56MHz时，没有采用误差移位方法时的BLF误差。图20(d)表示当振荡器电路生成的时钟信号的频率为1.28MHz时，采用误差移位方法时的BLF误差。图20(e)表示当振荡器电路生成的时钟信号的频率为1.92MHz时，采用误差移位方法时的BLF误差。图20(f)表示当振荡器电路生成的时钟信号的频率为2.56MHz时，采用误差移位方法时的BLF误差。如图20所示，没有采用误差移位方法时，当振荡器电路生成的时钟信号的频率为1.28MHz、1.92MHz或者2.56MHz时，都不能满足射频身份识别协议中对BLF误差容限要求。采用根据本实用新型的误差移位方法时，当振荡器电路生成的时钟信号的频率为1.92MHz或者2.56MHz时，可满足射频身份识别协议中对BLF误差容限要求。

本实施例具有如下优点。

(1)通过在进行除法运算前对TRcal计数值进行误差移位，然后再将经所述误差移位的TRcal计数值与DR进行计算，从而得到BLF计数值。误差移位调整了误差平面中BLF误差率的分布。不进行误差移位时，误差率大部分都是负的。经误差移位之后，误差率平均地分布在正/负半平面，使得最大误差率减小将近2倍。

(2)误差移位的数值，即DR＝8时加4的误差移位，或者DR＝64/3时加32的误差移位，其为DR数值的分子部分的中间值。取中间值可以得到最大的容限。

(3)现有的标签电路使用1.92MHz时钟频率，由此所述标签电路的BLF中有一小部分是不能满足射频身份识别协议中对BLF误差容限，因此，所述标签电路在某些情况下可能就不能正常工作。而本实用新型的误差移位方法使得基于标签电路常用的1.92MHz时钟频率的BLF的误差容限完全满足射频身份识别协议中对BLF误差容限。使得采用本实用新型误差位移电路的标签电路的可靠性较高

(4)本实用新型的误差位移电路使得多种频率的时钟信号都满足射频身份识别协议中对BLF误差容限，因此多种采用本实用新型的误差位移电路的标签电路能采用适用于多种频率。这使得采用本实

用新型误差位移电路的标签电路的兼容性较强。

本技术领域的技术人员应理解，本实用新型可以以许多其他具体形式实现而不脱离本实用新型的精神与范围。本说明书中所述的只是本实用新型的几种较佳具体实施例。凡本技术领域中技术人员依本实用新型的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在本实用新型的权利要求保护范围内。

Claims (4)

1.一种RFID标签中回发链路频率的误差移位电路，其特征在于，包括：

存储单元，其包括存储Trcal计数值的Trcal寄存器和存储DR计数值的DR寄存器；

除法计算单元，其将所述TRcal计数值除以所述DR计数值；

加法计算单元，其在所述除法计算单元进行计算前，将所述Trcal值加上误差位移值；

选择单元，其根据所述DR计数值选择不同操作数的除法计算和加法计算。

2.如权利要求1所述的RFID标签中回发链路频率的误差移位电路，其特征在于，所述除法计算单元包括乘法器(99)和第一除法器(102)及第二除法器(103)；所述加法计算单元包括第一加法器(100)和第二加法器(101)；所述选择单元包括选择器(104)，其中，

所述乘法器(99)和所述第一加法器(100)分别连接所述Trcal寄存器，所述乘法器(99)依次连接所述第二加法器(101)和所述第二除法器(103)，所述第一加法器(100)连接所述第一除法器(102)。

3.如权利要求1所述的RFID标签中回发链路频率的误差移位电路，其特征在于，所述除法计算单元包括乘法器(105)和除法器(110)；所述加法计算单元包括加法器(109)；所述选择单元包括第一选择器(106)、第二选择器(107)及第三选择器(108)，其中，

所述乘法器(105)和所述第一选择器(106)连接、并分别与所述TRcal寄存器连接，所述第一选择器(106)还依次连接所述加法器(109)和所述除法器(110)，所述DR寄存器分别连接所述第一选择器(106)和所述第二选择器(107)，所述第二选择器(107)连接所述第三选择器(108)，所述第三选择器(108)连接所述除法器(110)。

4.如权利要求1所述的RFID标签中回发链路频率的误差移位电路，其特征在于，所述除法计算单元包括乘法器(114)和第一除法器(115)及第二除法器(118)；所述加法计算单元包括加法器(117)；所述选择单元包括选择器(116)，其中，所述乘法器(114)和所述选择器(116)分别连接所述TRcal寄存器，所述乘法器(114)连接所述第一除法器(115)后连接所述选择器(116)，所述选择器(116)还分别连接所述DR寄存器和所述加法器(117)，所述第二除法器(118)连接所述加法器(117)。

Images