CN201467141U - 基于二次调制的多速率并行传输调制解调器 - Google Patents

Abstract

本实用新型公开一种基于二次调制的多速率并行传输调制解调器，它涉及通信领域中高信噪比下双速率同时传输、低信噪比下保持低速率通信的数字信号处理装置。它由双速率调制器、辅助复接器、双速率解调器、辅助分接器器、外部输入时钟、电源等部件组成。它采用双载波选择式调制技术，利用载频信息来传输低速率信号，双通道合并同步提取，实现了低速率信息与高速率并行传输的通信装置。且本实用新型还具有电路结构简单、集成化程度高、性能稳定可靠、可移植性好、成本低廉等特点。特别适用于要求保障最低速率通信不中断，同时数据速率高速传输的生命线保障系统。

Description

基于二次调制的多速率并行传输调制解调器

技术领域

本实用新型公开一种基于二次调制的多速率并行传输调制解调器，特别适用于要求保障最低速率通信不中断，同时数据速率高速传输的生命线保障系统。

背景技术

由于深衰落的存在，造成系统在恶劣环境下通信会发生中断，但是常用的固定速率传输的通信系统本身无法克服由于信道深衰落原因造成的通信中断问题，但是这给通信系统的可靠性的带来很大问题；常用的固定速率的调制解调器靠系统的设备余量和分集效果来抵抗深衰落的影响，使用固定速率的调制解调器技术体制的缺陷是：由于要保证系统地通信状态不中断，必须留有较大的设备余量和较好的分集效果，这必然限制数据传输速率的提高。在大容量散射通信系统中，为了得到更好的通信性能，一方面要充分利用设备余量，另外也要保证系统工作状态不中断。

实用新型内容

本实用新型的目的在于避免固定速率的调制解调器靠系统的设备余量和分集效果来抵抗深衰落的影响而提供一种两速率同时传输，并且可以在深衰落下保证低速率通信不中断的生命线保障系统，给系统带来更好的使用性能的基于二次调制的多速率并行传输调制解调器，本实用新型可使用全数字器件实现，具有集成化程度高、体积小、可移植性好等特点。

本实用新型的目的是这样实现的：

它包括发端和收端，发端包括辅助复接器、外部输入时钟模块A，收端包括辅助分接器、外部输入时钟模块B，其特征在于：发端还包括双速率调制器、收端还包括双速率解调器；

发端，所述的辅助复接器的输入端口1、2、3、4分别与外部输入信息流A端口、B端口、C端口、D端口相连，其输出端口5、6、7、8分别与双速率调制器的输入端口1、2、3、4相连；双速率调制器的输入端口5与外部输入时钟模块A的1端口相连，其输出端口6输出二次调制信号a；

收端，所述双速率解调器的输入端口1接调制信号b，输出端口3、4、5、6分别与辅助分接器的输入端口1、2、3、4相连，其输入端口2与外部输入时钟模块B的输出端口1相连；辅助分接器的输出端口5、6、7、8分别与端口E、F、G、H相连接。

本实用新型的双速率调制器包括高速数据传输调制模块、低速业务信息调制模块、工作监控模块，所述的高速数据传输调制模块的输入端1、2脚与辅助复接器的输出5、6脚相连，其输入3脚与工作监控模块的输出1脚相连，输出4脚与低速业务信息调制模块输入2脚相连；低速业务信息调制模块输出4脚送出调制信号a，其输入1、5脚分别接至辅助复分接器的输出8脚、7脚，其输入3脚接至工作监控模块的输出2脚；工作监控模块的输入3脚接至外部输入时钟模块A的输出1脚。

本实用新型的双速率解调器包括双通道下变频模块、低速率业务信息判决模块、相干解调模块组A、相干解调模块组B、位同步提取模块、积分淬息模块、工作监控单元时钟产生模块，所述的双通道下变频模块的输入端1脚接接收到的调制信号b，其中输入端2、3脚分别与工作监控单元时钟产生模块的输出端1、2脚相连，输出端4脚分别与低速率业务信息判决模块的输入端1、相干解调模块组A的输入端1脚相连，输出端5脚分别与低速率业务信息判决模块的输入端2脚、相干解调模块组B的输入端1脚相连；低速率业务信息判决模块的输出端2、3脚分别与辅助分接器的输入端口3、4相连；相干解调模块组A和相干解调模块组B的各输出端2脚分为两路输出，一路与位同步提取模块的输入端1、2脚相连，另一路与积分淬息模块的输入端1、2脚相连；位同步提取模块的输出端3脚与积分淬息模块的输入端3脚相连；积分淬息模块的输出端4、5脚与辅助分接器的输入端口1、2相连，积分淬息模块根据相干解调模块组A和相干解调模块组B输出的相干检测信号，在位同步提取模块输出的位同步信号控制下进行码元信息恢复，获取高速业务数据信息，并将其送至辅助分接器。

本实用新型相比背景技术具有如下优点：

1.本实用新型采用的双速率调制器2，先将接收到的数据帧中进行码元成型和二相相移键控调制，然后该调制信号送入到低速业务调制模块进行频率调制的二次调制，形成携带两种业务信息的二次调制信号，实现调制输出。

2.本实用新型的双速率解调器3利用双通道的下变频和低速率业务信息判决模块完成对外调制的解调过程，采用双通道联合同步提取技术进行高速业务数据端的解调，通过失真自适应接收机完成该解调过程。

3.本实用新型的组成部件采用大规模现场可编程器件制作，因此可通过配置不同的程序灵活地实现对工作参数的修改，使结构大大简化，成本显著降低。

4.本实用新型集成化程度高，因此体积小，重量轻，性能稳定可靠，可移植性好，维修方便，设备机动能力和可移植能力明显提高。

附图说明

图1是本实用新型的电原理方框图。

图2是本实用新型双速率调制器2实施例的电原理图。

图3是本实用新型双速率解调器3实施例的电原理图。

具体实施方式

参照图1至图3，本实用新型由辅助复接器1、双速率调制器2、双速率解调器3、辅助分接器4、外部输入时钟模块A5-1与B5-2、电源6组成.图1是本实用新型的电原理方框图，实施例按图1连接线路.其中辅助复接器1的作用是将输入的两路业务钟码进行帧结构的构建，形成携带业务信息的帧结构，供双速率调制器2使用.双速率调制器2的作用是将携带业务信息的帧结构进行相应的二次调制，形成所需的调制信号a.双速率解调器3的作用是利用接收到的调制信号b，进行相干解调和帧同步提取获取传输的帧信息.辅助分接器4的作用是利用双速率解调器3输出的帧结构信号，进行业务信息的恢复与速率匹配.外部输入时钟器模块A5-1、B5-2为通信系统提供一个工作的参考时钟.实施例辅助复接器1、双速率调制器2、双速率解调器3、辅助分接器4、外部时钟输入模块A5-1、B5-2均采用的美国Altera公司生产Stratix系列FPGA芯片制作.

本实用新型双速率调制器2的作用是在系统工作在信道传输条件良好时，高速业务数据端口正常工作，完成相应的数据传输；信道处于深衰落区时，高速业务数据可能已经不能正常工作，但低速业务端口仍然能正常工作，保证最低的生命线通信。它由高速数据传输调制模块7、低速业务信息调制模块8、工作监控模块9组成。图2是本实用新型双速率调制器2的电原理图，实施例按图2连接线路。其中高速数据传输调制模块7的作用是将经过帧构建的码流进行码元成型，将经过二相相移键控调制的调制信号送至低速业务信息调制模块8的输入2脚。低速业务信息调制模块8将二相相移键控调制之后的信号进行频率调制，使之二相相移键控调制的信号变成频率调制的调制信号，然后将其进行相应的载波处理，并将处理得到的调制信息a送出；工作监控模块9的输出1、2脚接至高速数据传输调制模块7的3脚、低速业务信息调制模块8的3脚，工作监控模块9的作用是根据外部输入时钟A5-1输入的工作参考时钟转换成高速数据传输调制模块7与低速业务信息调制模块8所需的工作控制时钟。实施例高速数据传输调制模块7、低速业务信息调制模块8、工作监控模块9均采用同一块美国Altera公司生产Stratix系列FPGA芯片制作。

本实用新型双速率解调器3作用是根据接收到的的携带业务信息的调制信号b，对接收的调制信号进行解调，并输出解调出的帧信息。它由双通道下变频模块10、低速率业务信息判决模块11、相干解调模块组A12-1、B12-2、位同步提取模块13、积分淬息模块14、工作监控单元时钟产生模块15组成，图3是本实用新型双速率解调器3的电原理图，实施例按图3连接线路。双通道下变频模块10的作用是根据双速率调制器输出的调制信号，进行双通道得下变频处理并将处理的结果分两路输出，一路送至低速率业务信息判决模块11的1、2脚，另一路送至相干解调模块组A12-1、B12-2的各输入1脚，低速率业务信息判决模块11根据双通道得下变频处理的结果对传输的低速率码元进行判决，将判决的码元送至辅助分接器4，相干解调模块组A12-1、B12-2将双通道下变频模块10输出的下变频信号进行相干检测，并将检测结果送至位同步提取模块13与积分淬息模块14的各输入1、2脚。同步提取模块13的作用是根据相干检测的结果提取位同步信号输出至积分淬息模块14的输入3脚完成对于高速业务数据帧信息的解调。工作监控单元时钟产生模块15的作用是根据外部输入时钟B5-2所提供的工作参考时钟获取工作时钟，保证下变频模块的正常工作。实施例双通道下变频模块10、低速率业务信息判决模块11、相干解调模块组A12-1、B12-2、位同步提取模块13、积分淬息模块14、工作监控单元时钟产生模块15均采用同一块美国Altera公司生产Stratix系列FPGA芯片制作。

本实用新型电源6提供各部件的直流工作电压，实施例采用市售通用集成稳压直流电源块制作，其输出+V电压为+3.3V、供电电流为1A。

本实用新型简要工作原理如下：

本实用新型实现对业务信息的二次调制，并同时实现两种业务速率的同时传输.辅助复接器1将收到的两路业务信息钟码A、D、C、D构建成不同速率的两种帧结构形式，然后将两种帧信息送给双速率调制器2，双速率调制器2将经过帧构建的码流进行码元成型，再经过二相相移键控调制与频率调制，得到二次调制的输出信号a，将其送至发信机输出；双速率解调器3将接收到的调制信号b进行双通道的下变频处理，一路根据下变频的结果，通过对低速率业务信息码元判决进行频率解调获取低速率业务信号的帧信息，一路输出通过相干解调的方式解调出高速业务数据帧信息，解调出的两路帧信息都送至辅助分接器4，辅助分接器4经过业务信息恢复和速率匹配输出获取的两路业务信息，由端口E、F、G、H输出；

本实用新型安装结构如下：

把图1至图3中所有电路器件按图1至图3连接线路，通过两块美国Altera公司生产Stratix系列FPGA芯片实现，安装在一块长、宽分别为280×260mm的印制板上，印制板上安装高速业务数据的钟码端口A、B、低速业务信息的钟码端口C、D的电缆插座以及辅助分接器输出端口E、F、G、H的电缆插座，组装成本实用新型。

Claims (3)

1.一种基于二次调制的多速率并行传输调制解调器，包括发端和收端，发端包括辅助复接器(1)、外部输入时钟模块A(5-1)，收端包括辅助分接器(4)、外部输入时钟模块B(5-2)，其特征在于：发端还包括双速率调制器(2)、收端还包括双速率解调器(3)；

发端，所述的辅助复接器(1)的输入端口1、2、3、4分别与外部输入信息流A端口、B端口、C端口、D端口相连，其输出端口5、6、7、8分别与双速率调制器(2)的输入端口1、2、3、4相连；双速率调制器(2)的输入端口5与外部输入时钟模块A(5-1)的1端口相连，其输出端口6输出二次调制信号a；

收端，所述双速率解调器(3)的输入端口1接调制信号b，输出端口3、4、5、6分别与辅助分接器(4)的输入端口1、2、3、4相连，其输入端口2与外部输入时钟模块B(5-2)的输出端口1相连；辅助分接器(4)的输出端口5、6、7、8分别与端口E、F、G、H相连接。

2.根据权利要求1所述的基于二次调制的多速率并行传输调制解调器，其特征在于：双速率调制器(2)包括高速数据传输调制模块(7)、低速业务信息调制模块(8)、工作监控模块(9)，所述的高速数据传输调制模块(7)的输入端1、2脚与辅助复接器(1)的输出5、6脚相连，其输入3脚与工作监控模块(9)的输出1脚相连，输出4脚与低速业务信息调制模块(8)输入2脚相连；低速业务信息调制模块(8)输出4脚送出调制信号a，其输入1、5脚分别接至辅助复分接器(1)的输出8脚、7脚，其输入3脚接至工作监控模块(9)的输出2脚；工作监控模块(9)的输入3脚接至外部输入时钟模块A(5-1)的输出1脚。

3.根据权利要求1或2所述的基于二次调制的多速率并行传输调制解调器，其特征在于：双速率解调器(3)包括双通道下变频模块(10)、低速率业务信息判决模块(11)、相干解调模块组A(12-1)、相干解调模块组B(12-2)、位同步提取模块(13)、积分淬息模块(14)、工作监控单元时钟产生模块(15)，所述的双通道下变频模块(10)的输入端1脚接接收到的调制信号b，其中输入端2、3脚分别与工作监控单元时钟产生模块(15)的输出端1、2脚相连，输出端4脚分别与低速率业务信息判决模块(11)的输入端1、相干解调模块组A(12-1)的输入端1脚相连，输出端5脚分别与低速率业务信息判决模块(11)的输入端2脚、相干解调模块组B(12-2)的输入端1脚相连；低速率业务信息判决模块(11)的输出端2、3脚分别与辅助分接器(4)的输入端口3、4相连；相干解调模块组A(12-1)和相干解调模块组B(12-2)的各输出端2脚分为两路输出，一路与位同步提取模块(13)的输入端1、2脚相连，另一路与积分淬息模块(14)的输入端1、2脚相连；位同步提取模块(13)的输出端3脚与积分淬息模块(14)的输入端3脚相连；积分淬息模块(14)的输出端4、5脚与辅助分接器(4)的输入端口1、2相连，积分淬息模块(14)根据相干解调模块组A(12-1)和相干解调模块组B(12-2)输出的相干检测信号，在位同步提取模块(13)输出的位同步信号控制下进行码元信息恢复，获取高速业务数据信息，并将其送至辅助分接器(4)。

Images