CN201435725Y - 用于电子调谐器的锁相环回路和电子调谐器 - Google Patents
用于电子调谐器的锁相环回路和电子调谐器 Download PDFInfo
- Publication number
- CN201435725Y CN201435725Y CN2009201531144U CN200920153114U CN201435725Y CN 201435725 Y CN201435725 Y CN 201435725Y CN 2009201531144 U CN2009201531144 U CN 2009201531144U CN 200920153114 U CN200920153114 U CN 200920153114U CN 201435725 Y CN201435725 Y CN 201435725Y
- Authority
- CN
- China
- Prior art keywords
- loop
- input
- signal
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型实施例公开了锁相环回路和包括所述锁相环回路的电子调谐器。其中,上述锁相环回路包括鉴相回路和压控振荡回路,并包括一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为数字信号时工作的数字滤波回路,以及,一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为模拟信号时工作的模拟滤波回路。在本实用新型实施例中,满足数字信号带宽要求的数字滤波回路在射频信号为数字信号时工作,而模拟滤波回路则在射频信号为模拟信号时工作,解决了使用一个滤波回路时,其带宽无法同时满足数字、模拟两类射频信号要求的问题。
Description
技术领域
本实用新型涉及射频信号接收设备制造领域,更具体地说,涉及用于电子调谐器的锁相环回路和电子调谐器。
背景技术
目前,电子调谐器被广泛用于射频信号的接收。图1示出了电子调谐器的结构,如图1所示,电子调谐器包括低噪声放大器1、输入回路2、高放回路3、级间双调谐回路4、混频器5、本振回路6和锁相环(PLL,Phase-Locked Loop)回路7,其中,PLL回路7又包括鉴相回路8、滤波回路9(滤波回路9包括环路滤波器901)和压控振荡回路10(压控振荡回路10在整个电子调谐器中起本振回路6的作用)。在实际应用中,由于数字、模拟两种类型的射频信号并存,电子调谐器也因此被设计成可接收数字和模拟射频信号的电子调谐器。在电子调谐器接收信号的过程中,所接收信号因类型不同而导致对滤波回路即环路滤波器的带宽要求也不相同,使用一个滤波回路无法同时满足上述两类射频信号的带宽要求。
实用新型内容
有鉴于此,本实用新型目的在于提供用于电子调谐器的锁相环回路和电子调谐器,以同时满足数字射频信号与模拟射频信号的带宽要求。
为实现上述目的,本实用新型提供如下技术方案:
一种用于电子调谐器的锁相环回路,包括鉴相回路和压控振荡回路,还包括:
一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为数字信号时工作的数字滤波回路;
一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为模拟信号时工作的模拟滤波回路。
一种电子调谐器,包括锁相环PLL回路,其中,所述PLL回路包括鉴相回路和压控振荡回路,所述PLL回路还包括:
一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为数字信号时工作的数字滤波回路;
一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为模拟信号时工作的模拟滤波回路。
从上述的技术方案可以看出,在本实用新型中,满足接收数字信号所要求带宽的数字滤波回路在所述射频信号为数字信号时工作,而满足接收模拟信号所要求带宽的模拟滤波回路在所述射频信号为模拟信号时工作,解决了使用一个滤波回路无法同时满足数字、模拟两类射频信号带宽要求的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中电子调谐器的结构示意图;
图2为本实用新型实施例提供的PLL回路的结构示意图;
图3为本实用新型实施例提供的包括数字滤波回路和模拟滤波回路具体结构的PLL回路结构示意图;
图4为本实用新型实施例提供的电子调谐器结构示意图;
图5为本实用新型实施例提供的包括PLL回路具体结构的电子调谐器示意图。
具体实施方式
为了引用和清楚起见,下文中使用的技术名词、简写或缩写总结如下:
IF:Intermediate Frequency,中频;
PLL:Phase-Locked Loop,锁相环。
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例公开了一种用于电子调谐器的PLL回路,以满足模拟、数字两类射频信号不同的带宽要求。
图2示出了该PLL回路的一种结构,包括鉴相回路8、压控振荡回路10、数字滤波回路11和模拟滤波回路12。其中,数字滤波回路11一端与鉴相回路8的输出端相连、另一端与压控振荡回路10的输入端相连,并在所述电子调谐器处理的射频信号为数字信号时工作;模拟滤波回路12一端与鉴相回路8的输出端相连、另一端与压控振荡回路10的输入端相连,并在所述电子调谐器处理的射频信号为模拟信号时工作。
图3给出了数字滤波回路和模拟滤波回路具体结构:数字滤波回路11包括串联连接的第一环路滤波器13和第一开关K1。其中,第一环路滤波器13的带宽满足接收数字信号的要求,且输入端与鉴相回路8的输出端连接,而与第一环路滤波器13串联连接的第一开关K1的一端与压控振荡回路10的输入端连接;模拟滤波回路12的具体结构与数字滤波回路11的具体结构相类似,包括串联连接的第二环路滤波器14和第二开关K2。其中,第二环路滤波器14的带宽满足接收模拟信号的要求,且输入端与鉴相回路8的输出端连接,而与第二环路滤波器14串联连接的第二开关K2的一端与压控振荡回路10的输入端连接。
在所述电子调谐器处理的射频信号为数字信号时,图3中的第一开关K1闭合第二开关K2断开,数字滤波回路11进入工作状态。而当射频信号为模拟信号时,则是第二开关K2闭合第一开关K1断开,转为模拟滤波回路12进入工作状态。
当然,第一环路滤波器13和第一开关K1的位置也可以互换,即第一开关K1的一端与鉴相回路8的输出端连接,第一环路滤波器13的输出端与压控振荡回路10的输入端连接。同理,第二环路滤波器14和第二开关K2的位置也可以互换。只要保证第一开关K1在射频信号为数字信号时闭合,在射频信号为模拟信号时断开,而第二开关K2在射频信号为模拟信号时闭合,在射频信号为数字信号时断开即可。
与上述PLL回路相对应,本实用新型实施例还提供了一种电子调谐器,该电子调谐器结构如图4所示,包括低噪声放大器1、输入回路2、高放回路3、级间双调谐回路4、混频器5、本振回路6和PLL回路7。PLL回路7又包括鉴相回路8、压控振荡回路10(压控振荡回路10在整个电子调谐器中起本振回路6的作用)、在所述电子调谐器处理的射频信号为数字信号时工作的数字滤波回路11和在所述电子调谐器处理的射频信号为模拟信号时工作的模拟滤波回路12。其中,数字滤波回路11一端与鉴相回路8输出端相连、另一端与压控振荡回路10的输入端相连。而模拟滤波回路12一端与鉴相回路8的输出端相连、另一端与压控振荡回路10的输入端相连。
下面以接收电视信号为例,对上述各回路的的功能进行介绍:低噪声放大器1、输入回路2、高放回路3、级间双调谐回路4(由于受元器件性能的限制,一般电子调谐器将接收的频率分为三段来接收)主要用于从接收到的电视信号即射频信号中选出所需频率的电视信号并进行放大,混频器5将选出的电视信号与来自本振回路6(即压控振荡回路10)的本振信号进行混频,产生38MHz IF信号(38MHz是我国电视标准里规定的图像中频频率)。一般情况下,本振信号的频率设置为比选出的电视信号的频率高38MHz,而PLL回路可以在本振信号的频率发生偏移时对其频率进行锁定,保证本振信号的频率高出所选电视信号38MHz。
PLL回路的工作原理如下:
鉴相回路8有两个输入,分别用于输入内部参考信号和压控振荡器10的输出信号(即上述本振信号),鉴相回路8对内部参考信号和压控振荡器10的输出信号加以比较,根据两者的频率差产生误差电压Vr。在二者频率差不是很大的情况下,鉴相回路8输出的电压与两输入信号的频率差成线性关系,为直流电压。
数字滤波回路11或模拟滤波回路12对误差电压Vr中的高频成分加以滤除,输出经过滤波的误差电压Vr。
压控振荡回路10的输入端与数字滤波回路11以及模拟滤波回路12的输出端相连。压控振荡回路10是一个电压-频率转换电路,在PLL回路中作为受控振荡器完成频率输出,其输出的频率随误差电压Vr的改变而变化。
随后,压控振荡回路10又将其输出的频率送到鉴相回路8的输入端。鉴相回路8继续比较内部参考信号的频率和压控振荡器10输出信号的频率,产生误差电压Vr,误压电压Vr经数字滤波回路11或模拟滤波回路12滤波后,控制压控振荡回路10进行频率输出,如此循环往复。当压控振荡回路10的输出信号与内部参考信号之间的频率差小于预定值时,鉴相回路8输出的误差电压Vr变为固定值,压控振荡回路10输出的频率也因此不再发生变化,这时称之为锁定。
假定电子调谐器接收的电视信号中心频率为160.25MHz,则通过PLL回路可将压控振荡回路10输出的频率即本振信号锁定在198.25MHz上。另外,鉴相回路8产生的误差电压Vr还为输入回路2和级间双调谐回路4提供工作电压,使其工作在160.25MHz(假定电子调谐器接收的电视信号中心频率为160.25MHz)上的性能最佳。当然,如果电子调谐器接收的电视信号中心频率为168.25MHz,则PLL回路将压控振荡回路10输出的频率锁定在206.25MHz上。鉴相回路8产生的误差电压Vr使输入回路2和级间双调谐回路4在168.25MHz上保持最佳的性能。
为了实现数字滤波回路在射频信号为数字信号时工作,数字滤波回路11具体(参见图5)包括带宽满足接收数字信号带宽要求的第一环路滤波器13,以及与第一环路滤波器13串联连接的第一开关K1。模拟滤波回路12的具体结构与数字滤波回路11的具体结构相类似(参见图5),包括带宽满足接收模拟信号带宽要求的第二环路滤波器14,以及与第二环路滤波器14串联连接的第二开关K2。
在所述电子调谐器处理的射频信号为数字信号时,上述第一开关K1闭合第二开关K2断开,数字滤波回路11进入工作状态。而在射频信号为模拟信号时,上述第二开关K2闭合而第一开关K1断开,模拟滤波回路12进入工作状态。
上述第一环路滤波器13的输入端可与鉴相回路8的输出端连接,此时一端与第一环路滤波器13串联连接的第一开关K1的另一端则与压控振荡回路10的输入端连接。当然,第一环路滤波器13和第一开关K1的位置也可以互换,即第一开关K1的一端与鉴相回路8的输出端连接,第一环路滤波器13的输出端与压控振荡回路10的输入端连接。只要保证第一开关K1在射频信号为数字信号时闭合,在射频信号为模拟信号时断开即可。第二环路滤波器12和第二开关K2与PLL回路中其他回路的连接关系类似于第一环路滤波器13和第一开关K1,在此不作赘述。
因为需滤除鉴相回路输出的误差电压中的高频成分,所以第一环路滤波器和第二环路滤波器具体为低通滤波器,常用的R(电阻)C(电容)积分滤波器、RC无源比例积分滤波器、RC有源比例积分滤波器或其它低通滤波器均在选用之列,本领域技术人员可根据实际需要进行灵活选择。
此外,第一开关和第二开关具体可为普通的电子开关,如普通开关二极管或三级管。当然,第一开关和第二开关的开关功能还可使用其它器件加以实现,这里不再一一举例说明。
在本实用新型实施例中,满足接收数字信号所要求带宽的数字滤波回路在所述射频信号为数字信号时工作,而满足接收模拟信号所要求带宽的模拟滤波回路在所述射频信号为模拟信号时工作,解决了使用一个滤波回路无法同时满足数字、模拟两类射频信号带宽要求的问题。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1、一种用于电子调谐器的锁相环回路,包括鉴相回路和压控振荡回路,其特征在于,还包括:
一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为数字信号时工作的数字滤波回路;
一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为模拟信号时工作的模拟滤波回路。
2、如权利要求1所述的锁相环回路,其特征在于,所述数字滤波回路包括:
输入端与所述鉴相回路输出端连接的第一环路滤波器;
一端与所述第一环路滤波器输出端连接、另一端与所述压控振荡回路输入端连接的第一开关。
3、如权利要求1所述的锁相环回路,其特征在于,所述数字滤波回路包括:
一端与所述鉴相回路输出端连接的第一开关;
输入端与所述第一开关另一端连接、输出端与所述压控振荡回路输入端连接的第一环路滤波器。
4、如权利要求1所述的锁相环回路,其特征在于,所述模拟滤波回路包括:
输入端与所述鉴相回路输出端连接的第二环路滤波器;
一端与所述第二环路滤波器输出端连接、另一端与所述压控振荡回路输入端连接的第二开关。
5、如权利要求1所述的锁相环回路,其特征在于,所述模拟滤波回路包括:
一端与所述鉴相回路输出端连接的第二开关;
输入端与所述第二开关另一端连接、输出端与所述压控振荡回路输入端连接的第二环路滤波器。
6、一种电子调谐器,包括锁相环PLL回路,其中,所述PLL回路包括鉴相回路和压控振荡回路,其特征在于,所述PLL回路还包括:
一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为数字信号时工作的数字滤波回路;
一端与所述鉴相回路输出端相连、另一端与所述压控振荡回路输入端相连、在所述电子调谐器处理的射频信号为模拟信号时工作的模拟滤波回路。
7、如权利要求6所述的电子调谐器,其特征在于,所述数字滤波回路包括:
输入端与所述鉴相回路输出端连接的第一环路滤波器;
一端与所述第一环路滤波器输出端连接、另一端与所述压控振荡回路输入端连接的第一开关。
8、如权利要求6所述的电子调谐器,其特征在于,所述数字滤波回路包括:
一端与所述鉴相回路输出端连接的第一开关;
输入端与所述第一开关另一端连接、输出端与所述压控振荡回路输入端连接的第一环路滤波器。
9、如权利要求6所述的电子调谐器,其特征在于,所述模拟滤波回路包括:
输入端与所述鉴相回路输出端连接的第二环路滤波器;
一端与所述第二环路滤波器输出端连接、另一端与所述压控振荡回路输入端连接的第二开关。
10、如权利要求6所述的电子调谐器,其特征在于,所述模拟滤波回路包括:
一端与所述鉴相回路输出端连接的第二开关;
输入端与所述第二开关另一端连接、输出端与所述压控振荡回路输入端连接的第二环路滤波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009201531144U CN201435725Y (zh) | 2009-06-24 | 2009-06-24 | 用于电子调谐器的锁相环回路和电子调谐器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009201531144U CN201435725Y (zh) | 2009-06-24 | 2009-06-24 | 用于电子调谐器的锁相环回路和电子调谐器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201435725Y true CN201435725Y (zh) | 2010-03-31 |
Family
ID=42054539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009201531144U Expired - Fee Related CN201435725Y (zh) | 2009-06-24 | 2009-06-24 | 用于电子调谐器的锁相环回路和电子调谐器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201435725Y (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102064800A (zh) * | 2010-11-24 | 2011-05-18 | 成都纽斯达电子有限责任公司 | 一种自动实现电子调谐收音机调谐的方法 |
-
2009
- 2009-06-24 CN CN2009201531144U patent/CN201435725Y/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102064800A (zh) * | 2010-11-24 | 2011-05-18 | 成都纽斯达电子有限责任公司 | 一种自动实现电子调谐收音机调谐的方法 |
CN102064800B (zh) * | 2010-11-24 | 2013-09-11 | 成都纽斯达电子有限责任公司 | 一种自动实现电子调谐收音机调谐的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100355198C (zh) | 压控振荡器的自动调谐 | |
CN101061643B (zh) | 直接采样混频器中的图像抑制滤波 | |
KR102547294B1 (ko) | 반도체 장치 및 반도체 장치의 동작 방법 | |
CN102638240B (zh) | 带宽可调的双模式有源滤波器电路 | |
DE102017009109A1 (de) | Bpsk demodulation | |
CN1123985A (zh) | 高清晰度电视信号接收机 | |
CN102201789A (zh) | Lnb下变频芯片电路及芯片、lnb下变频电路及方法 | |
CN104052947A (zh) | 使用内插分频器的多调谐器 | |
DE102004004610A1 (de) | Analoger Demodulator in einem Empfänger mit niedriger Zwischenfrequenz | |
WO2013050032A1 (de) | Schaltungsanordnung für ein frontend eines fmcw radar-transceivers, fmcw radar-transceiver und verfahren zum betreiben | |
CN201435725Y (zh) | 用于电子调谐器的锁相环回路和电子调谐器 | |
US8531325B2 (en) | Combined complex real mode delta-sigma ADC | |
CN1518220B (zh) | 具有最佳频率响应的可转换可调谐的带通滤波器 | |
US6346850B2 (en) | Polyphase filter | |
CN101138160A (zh) | 宽带调谐电路 | |
CN203434965U (zh) | 利用乒乓环实现的锁相式快跳源 | |
CN204145457U (zh) | 一种宽带高低温防失锁锁相环电路 | |
CN101454985A (zh) | 天线输入调谐电路 | |
CN101977020B (zh) | 数字上、下变频系统及其实现方法 | |
JPS61257028A (ja) | テレビジヨンチユ−ナ用高周波入力回路配列 | |
CN1330098C (zh) | 利用分频器产生宽范围可调频率的装置 | |
CN207884668U (zh) | 一种机顶盒频道滤波和载波恢复电路 | |
EP2826154B1 (en) | Improved local oscillator (lo) driver circuit for a mixer | |
CN106505968B (zh) | 可重构滤波器及复数滤波器 | |
CN206432973U (zh) | 直接频率合成毫米波中频调制系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100331 Termination date: 20130624 |