CN201174701Y - 一种长帧结构光数据包全光速率提升系统 - Google Patents

Abstract

本实用新型涉及一种长帧结构光数据包全光速率提升系统，该系统包括速率提升模块(1)，速率提升模块(1)包括并行光通道单元(7)、电延迟器(3)、信号发生器(2)、调制器(4)；并行光通道单元(7)与调制器(4)相连；信号发生器(2)通过电延迟器(3)与调制器(4)相连，本实用新型提供了一种光数据包速率可突破40Gbit/s速率、且光数据包帧结构长度突破

的限制，可实现长帧光数据包速率提升的长帧结构光数据包全光速率提升系统。

Description

一种长帧结构光数据包全光速率提升系统

技术领域

本实用新型涉及超高速光通信领域，尤其涉及一种长帧结构光数据包全光速率提升系统。

背景技术

现有的光通信系统中所传输的常规光数据包的形成要经过两个过程：第一个过程是电域数据组包过程，将数据首先在电域完成组包，形成速率为B_L的电数据包；第二个过程是信号光电调制过程，通过光电调制器等速率的将电域组好的数据包变为速率为B_L的光数据包进行发送传输。

通过这两个过程形成光数据包的方式存在的缺陷是：在电域数据组包过程和光电调制过程中均受到40Gbit/s电子速率瓶颈问题，因而使得最后形成的光数据包的速率低于40Gbit/s。

常规的通过简单光级联进行全光数据包速率倍增的技术在一定程度上可以提升光数据包的速率，但这种全光数据包速率倍增技术的缺陷是：对光数据包帧结构的长度有要求，即帧结构中含有的比特数受到速率倍增前光数据包数率B_L和速率倍增后光数据包速率B_H两个值的限制，该技术要求光数据包帧结构中的比特数不能大于 $C=\frac{B_H}{B_L},$ 所以无法对比特数较多的长帧结构光数据包进行速率提升。

实用新型内容

本实用新型为解决背景技术中存在的上述技术问题，而提供了一种光数据包速率可突破40Gbit/s速率、且光数据包帧结构长度突破 $C=\frac{B_H}{B_L}$ 的限制，可实现长帧光数据包速率提升的长帧结构光数据包全光速率提升系统。

本实用新型的技术解决方案是：本实用新型为一种长帧结构光数据包全光速率提升系统，其特殊之处在于：所述长帧结构光数据包全光速率提升系统包括速率提升模块1，速率提升模块1包括并行光通道单元7、电延迟器3、信号发生器2、调制器4；并行光通道单元7与调制器4相连；信号发生器2通过电延迟器3与调制器4相连。

上所述并行光通道单元7包括光分路器6、光通道8和光耦合器5；光分路器6通过光通道8和光耦合器5相连。

上述并行光通道单元7是一个或多个。

上述光通道8是由两路光纤并行构成的光通道，其中一路光纤通过可调延迟线与光耦合器5相连，另一路光纤直接与光耦合器5相连。

上述速率提升模块1是一个或多个。

上述信号发生器2是RZ方波信号发生器。

上述调制器4是LiNbO₃调制器。

上述光分路器6是1×2光分路器。

上述光耦合器5是2×2光耦合器。

本实用新型具有以下优点：

1、光数据包速率可突破40Gbit/s速率。本实用新型使得输入的低速光数据包信号首先通过光分路器6进入第1级速率提升模块1的并行光通道单元7进行光延时，然后通过光耦合器5进入下个并行光通道单元7形成光延时，最后进入一个LiNbO₃光电调制器4，用RZ方波信号发生器2所产生的RZ方波作为电选通门信号进行调制，用电延迟器3来调整RZ方波选通门的到达时间以对准光数据包，从而完成第1级光数据包信号的速率提升，使得光数据包的速率能够突破40Gbit/s。

2、光数据包帧结构长度突破 $C=\frac{B_H}{B_L}$ 的限制，实现长帧光数据包速率提升。本实用新型通过速率提升模块1使得速率倍增后光数据包速率B_H大幅增高，在速率倍增前光数据包数率B_L不变的情况下，光数据包帧结构长度会远远高于 $C=\frac{B_H}{B_L}$ 的限制)，从而实现长帧光数据包速率提升。

附图说明

图1为本实用新型的结构示意图；

图2为本实用新型全光速率提升模块的结构示意图；

图3为本实用新型具体实施例的结构图；

图4为图3结构的光数据包速率提升波形演变图。

具体实施方式

参见图1，本实用新型所提供的长帧结构光数据包全光速率提升系统主要是多级速率提升模块1组成。假设速率提升前低速光数据包信号速率为B_L，则其时间周期 $T=\frac{1}{B_L},$ 脉冲宽度为ΔT，速率提升后光数据包信号速率为B_H，则其时间周期 $\mathrm{\τ}=\frac{1}{B_H},$ 要求ΔT＜τ，光数据包帧结构长度为K(即一个帧结构里含有K个比特)，则要完整完成低速光数据包信号速率的提升所需要的全光速率提升模块1的最小数量为M级，其中M的表达式分两种情况：

第一种情况：当 $\frac{{\log }_{2}K}{m}=N$ 为自然数的时候：

$M=N=\frac{{\log }_{2}K}{m}---\left(1\right)$

第二种情况：当 $\frac{{\log }_{2}K}{M}=N^{\′}$ 为正数，但不是自然数的时候

$M=\mathrm{int}\left[\frac{{\log }_{2}K}{m}\right]+1---\left(2\right)$

其中式(1)和式(2)中m为：

$m=\mathrm{int}\left[{\log }_2\left(\frac{B_H}{B_L}\right)\right]---\left(3\right)$

int[A]符号代表对A这个数取整。(例如：int[5.3]＝5，int[18.8]＝18)，图中j＝2，3......(M-1)。

参见图2，其中第i级速率提升模块1结构主要是有k个并行光通道单元7(k＝1，2......m)、电延迟器3、RZ方波信号发生器2、LiNbO₃调制器4组成。窄脉冲低速光数据包信号首先通过1×2光分路器6进入由两路光纤并行构成的光通道8，其中一路光纤通过可调延迟线与光耦合器5相连，另一路光纤直接与光耦合器5相连。连接有可调延迟线的一路光纤通道较另一路光纤通道有一个相对延时，然后再通过2×2光耦合器5进入下一个并行光通道8，第k个并行光通道单元7两光纤之间的相对延时为D_ik：

D_ik＝2^(k-1)×2^(i-1)×m×(T-τ)，k＝1，2...m    (4)

将第m个并行光通道单元输出端的光信号注入一个LiNbO₃调制器4，用一个经过同步的RZ码方波信号发生器2产生的RZ方波信号作为电选通门对光数据包进行调制选通，并用一个电延时器3调整RZ方波信号的到达时间，以保证RZ方波信号能准确对准具有正确帧结构的光数据包进行选通。第i级(i＝1，2......M)速率提升模块1中的RZ方波信号发生器的重复频率为f_i，

$f_i=\frac{B_L}{2^{i\×m}}---\left(5\right)$

RZ方波信号发生器2所产生RZ方波信号的占空比：

$R_i=\frac{1}{2^m}---\left(6\right)$

其中m为(2)式所述。

参见图3、4，本实用新型的具体实施例中，当用户发送的低速光数据包：

1)速率为B_L＝10Gbit/s，即T＝100ps；2)帧结构共含15个比特，即#1，#2......#15，并编码为“101101011001011”；3)数据脉冲宽度为ΔT＝3ps。

要求：保持原帧结构不变，即数据包的比特数和比特顺序不变。

目的：采用全光速率提升办法将低速光数据包信号的速率提升为B_H＝50Gbit/s，即τ＝20ps的高速光数据包。

首先根据式(3)，得到：

$m=\mathrm{int}\left[{\log }_2\left(\frac{B_H}{B_L}\right)\right]=\mathrm{int}\left[{\log }_2\frac{B_H}{B_L}\right]=2$

因为 $\frac{{\log }_{2}15}{2}\≅1.95,$ 故而适合上述第二种情况，根据式(2)，得到：

$M=\mathrm{int}\left[\frac{{\log }_{2}K}{m}\right]+1=\mathrm{int}\left[\frac{{\log }_{2}15}{2}\right]+1=2$

即，整个全光速率提升系统总共需要2级速率提升模块1，每一级速率提升模块1中需要2个并行光通道单元7。

根据式(4)得到第1级和第2级速率提升模块1中的四个并行光通道单元7的延时分别为：

D₁₁＝2^(1-1)×2^(1-1)×1×(100-20)＝80ps

D₁₂＝2^(2-1)×2^(1-1)×2×(100-20)＝160ps

D₂₁＝2^(1-1)×2^(2-1)×2×(100-20)＝320ps

D₂₂＝2^(2-1)×2^(2-1)×2×(100-20)＝640ps

根据式(5)得到第1级和第2级速率提升模块1中RZ方波信号发生其的重复频率和方波占空比分别为：

$f_1=\frac{B_L}{2^{i\×m}}=\frac{10}{2^{1\×2}}=2.5\mathrm{GHz}$

$f_2=\frac{B_L}{2^{2\×2}}=\frac{10}{2^{2\×2}}=0.625\mathrm{GHz}$

占空比：

$R_1=R_2=\frac{1}{2^m}=\frac{1}{2^2}\×100\%=25\%$

输入的低速光数据包信号首先通过一个光分路器6进入第1级速率提升模块1的两个并行光通道单元7，其中②路光信号相对①路光信号经过一个D₁₁＝80ps的光延时，然后通过一个2×2的光耦合器5进入第2个并行光通道单元7形成③路光信号和④路光信号，其中④路光信号相对③路光信号经过一个D₁₂＝160ps的光延时。由④路和③路光信号通过一个2×2的光耦合器5合成⑤路光信号进入一个LiNbO₃光电调制器4，用一个重复频率f₁＝2.5GHz，占空比R₁＝25％的RZ方波信号发生器4所产生的RZ方波作为电选通门信号进行调制，用电延迟器3来调整RZ方波选通门的到达时间以对准如图4中所示需要的光数据包，从而完成第1级光数据包信号的速率提升。经过第1级速率提升模块1的光数据包信号进入第2级速率提升模块1，首先通过一个光分路器6形成⑥路光信号和⑦路光信号，⑦路光信号相对⑥路光信号经过一个D₂₁＝320ps的光延时，然后再通过一个2×2的光耦合器5进入第下一个并行光通道单元7形成⑧路光信号和⑨路光信号，⑨路光信号相对⑧路光信号有一个D₂₂＝640ps的光延时，然后再通过一个2×2的光耦合器5形成⑩路光信号并进入另一个LiNbO₃光电调制器4，用重复频率f₂＝0.625GHz，占空比R₂＝25％的RZ方波信号发生器2所产生的RZ方波信号作为电选通门信号进行调制，其中用电延迟器3来调整RZ方波选通门的到达时间以对准如图4中所示需要的光数据包，从而完成第2级光数据包信号的速率提升。最后经过两级速率提升模块1后，完成帧结构为15个比特、速率为10Gbit/s的低速光数据包信号“101101011001011”到帧结构保持不变、速率为50Gbit/s高速光数据包信号的全光速率提升。

Claims (9)

1、一种长帧结构光数据包全光速率提升系统，其特征在于：所述长帧结构光数据包全光速率提升系统包括速率提升模块(1)，所述速率提升模块(1)包括并行光通道单元(7)、电延迟器(3)、信号发生器(2)、调制器(4)；所述并行光通道单元(7)与调制器(4)相连；所述信号发生器(2)通过电延迟器(3)与调制器(4)相连。

2、根据权利要求1所述的长帧结构光数据包全光速率提升系统，其特征在于：所述并行光通道单元(7)包括光分路器(6)、光通道(8)和光耦合器(5)；所述光分路器(6)通过光通道(8)和光耦合器(5)相连。

3、根据权利要求2所述的长帧结构光数据包全光速率提升系统，其特征在于：所述并行光通道单元(7)是一个或多个。

4、根据权利要求3所述的长帧结构光数据包全光速率提升系统，其特征在于：所述光通道(8)是由两路光纤并行构成的光通道，其中一路光纤通过可调延迟线与光耦合器(5)相连，另一路光纤直接与光耦合器(5)相连。

5、根据权利要求1至4任一权利要求所述的长帧结构光数据包全光速率提升系统，其特征在于：所述速率提升模块(1)是一个或多个。

6、根据权利要求1所述的长帧结构光数据包全光速率提升系统，其特征在于：所述信号发生器(2)是RZ方波信号发生器。

7、根据权利要求1所述的长帧结构光数据包全光速率提升系统，其特征在于：所述调制器(4)是LiNbO₃调制器。

8、根据权利要求2所述的长帧结构光数据包全光速率提升系统，其特征在于：所述光分路器(6)是1×2光分路器。

9、根据权利要求2所述的长帧结构光数据包全光速率提升系统，其特征在于：所述光耦合器(5)是2×2光耦合器。

Images