CN201051079Y - 纸病图像数据高速处理模块 - Google Patents

Abstract

本实用新型涉及一种纸病图像数据高速处理模块，包括CameraLink接口、FPGA芯片、内存芯片SRAM、FLASH芯片、以太网芯片以及以太网接口；其中：CameraLink接口与FPGA芯片相连，FPGA芯片分别与CameraLink接口、内存芯片SRAM连接，FPGA芯片通过系统总线与FLASH芯片、以太网芯片连接，以太网芯片的另一端与以太网接口连接。本实用新型的有益效果：该纸张表面缺陷(纸病)图像数据高速处理模块采用FPGA芯片对CCD相机采集的原始图像数据进行校正、量化、分析、打包预处理。FPGA芯片使用硬件结构的安排来达到软件处理的效果，简化了软件编程，同时模块的电路结构也得到简化。所有的处理流程为并行流水线流程，加快了处理速度，实现了对出厂纸张的实时检测。

Description

纸病图像数据高速处理模块

技术领域

本实用新型涉及一种数据处理模块，尤其涉及一种纸病检测处理系统中使用的纸病图像数据高速处理模块。

背景技术

造纸厂在纸张生产过程中，由于各种原因，纸张表面会产生各种缺陷，如污点、破洞、斑痕等，在本领域一般称为“纸病”，纸张出厂前需要安排大量工人，依靠肉眼识别，剔除有表面缺陷的纸张，耗费大量的人力、物力。为提高生产效率，纸厂在生产过程中一般会增加对纸面表面缺陷检测识别的处理系统。但目前已有的纸病检测处理系统中所采用的图像处理模块主要是由单片机以及计算机构成，而纸病图像数据采集单元主要是用模拟摄像机构成的，它与图像处理模块之间的通讯用模拟接口实现，因此图像处理模块需要先将实时的纸幅模拟图像数据通过A/D转换得到纸幅数字图像数据，然后通过单片机以及计算机再对这些数字数据进行处理，分离出纸病信息。

这种处理方式存在以下缺点：

1、摄像机采集进来的数据为模拟信号，图像处理模块在进行数据处理之前需要将采集到的模拟图像信号转换成数字图像信号再进行处理，不仅增加了设备的复杂度而且影响了处理的实时性能；

2、图像数据处理方式采用单片机以及计算机处理，系统需要依靠程序来优化图像数据的处理工作。图像数据只能通过串行处理进程处理，因此处理速度较慢，无法同时进行多项处理，同时易产生死机、程序跑飞等现象，无法实时检测出厂纸张的质量，达不到现代化工业生产的要求。

3、现有的图像数据处理模块硬件结构复杂，不易扩展，而且对抗干扰的要求高。

实用新型内容

本实用新型为克服上述的不足之处，目的在于提供一种纸病图像数据高速处理模块，该纸病图像数据高速处理模块通过FPGA芯片使用硬件结构的安排来达到软件处理的效果，简化了软件编程，同时模块的电路结构也得到简化，所有的处理流程为并行流水线流程，加快了处理速度，减轻计算机处理负担，实现了对出厂纸张的实时检测，能够指导工人及时处理，解决了现有技术的不足之处。

本实用新型是通过以下技术方案达到上述目的：纸病图像数据高速处理模块，包括CameraLink接口、FPGA芯片、内存芯片SRAM、FLASH芯片、以太网芯片以及以太网接口；其中：CameraLink接口与FPGA芯片相连，FPGA芯片分别与CameraLink接口、内存芯片SRAM连接，FPGA芯片通过系统总线与FLASH芯片、以太网芯片连接，以太网芯片的另一端与以太网接口连接。

还包括SDRAM芯片，所述的SDRAM芯片通过系统总线与FPGA芯片相连。

所述的以太网接口为RJ45。

所述的FPGA芯片使用硬件结构的安排来达到软件处理的效果，由13个内部单元组成的，他们包括CameraLink解码器、图像数据增强器、二值化处理器、目标检测器、目标数据编码器、原始图像获取器、图像保存控制器、图像获取控制器、与片外内存接口单元、输出数据分配器、计算机命令接收解释分配器、网络芯片控制器。

系统上电后，FPGA芯片从FLASH芯片中取出FPGA芯片自身的配置信息，对FPGA芯片进行配置，使其开始运作。FPGA芯片等待操作指令，当其接收到开始处理的指令后，它通过CameraLink接口向外设发送控制指令，并等待纸幅图像数据；纸幅图像数据由CameraLink接口传输到所述纸病图像数据高速处理模块，FPGA芯片立即将图像数据解压缩后存储到内存芯片中，同时对于解压缩后的数据进行图像处理(包括图像二值化处理、图像编码等)，处理的程序存放在SDRAM芯片中运行，最终FPGA芯片得到了纸幅图像中有纸病区域的图像数据。FPGA芯片将得到的纸病区域图像数据通过现场总线传输到以太网芯片，再传输到以太网接口后，再传输到计算机进行进一步的图像处理和识别。

FPGA芯片处理流程如下：

纸幅图像数据首先送入CameraLink解码器处理，进行解码得到原始图像数据。此原始图像数据同时被送往三处：第一支路进行图像处理，先后经过图像数据增强器、二值化处理器、目标检测器和目标数据编码器，得到了纸病区域的图像数据，此数据被送到输出数据分配器中等待输出分配；第二支路被送到原始图像获取器中，等待计算机指令，若计算机需要获取原始图像信息，则原始图像获取器将会得到计算机命令接收解释分配器的命令，之后将原始图像数据送入输出数据分配器中等待输出分配；最后一支路被送到原始图像保存控制器中，继而通过与外扩内存芯片接口被送往外扩的RAM中去保存。

输出数据分配器将等待输出的数据进行分流控制，将他们送往网络控制芯片。网络控制芯片将数据流转换成网线中传输的IP数据包格式，并送往外部；同时网络控制芯片接收到计算机传送来的控制命令将其转换成FPGA芯片内部传输的数据格式后，发往计算机命令接收、解释、分配器。

计算机命令接收、解释、分配器接收计算机传输来的指令，解释之后发送至不同的单元执行相应命令。主要有三种命令：第一种，计算机需要获取实时纸病图像，则计算机命令接收、解释、分配器向图像获取控制器发出命令，图像获取控制器得到纸病图像所在位置后，从外扩内存芯片中得到纸病图像数据，送至输出分配器等待输出分配；第二种计算机要控制图像处理环节，则计算机命令接收、解释、分配器向图像处理的四个单元发送参数设置命令，达到控制图像处理的目的；第三种计算机要获取原始图像数据，则计算机命令接收、解释、分配器向原始图像处理器发送命令，则原始图像处理器将原始图像数据送入输出数据分配器中等待输出分配。

本实用新型的有益效果：1、该纸张表面缺陷(纸病)图像数据高速处理模块的输入接口采用CameraLink接口，图像数据以CameraLink协议形式接收，比普通的LVDS协议传输方式的传输效率高，加大了图像信息的传输速度。

2、由于CameraLink接口为目前通用的摄像机接口，因此CCD相机的选择余地很大，可以和多种CCD相机相连接。

3、该纸张表面缺陷(纸病)图像数据高速处理模块采用FPGA芯片对CCD相机采集的原始图像数据进行校正、量化、分析、打包预处理。FPGA芯片使用硬件结构的安排来达到软件处理的效果，简化了软件编程，同时模块的电路结构也得到简化，所有的处理流程为并行流水线流程，加快了处理速度，实现了对出厂纸张的实时检测。

4、该纸张表面缺陷(纸病)图像数据高速处理模块对大量的纸幅图像数据处理之后再将其中有表面缺陷的图像数据传送到计算机进行进一步的处理，这样大大减轻了计算机的工作量，便于提高纸病检测处理系统对于纸病图像显示和检测报告的准确性、完整性和可靠性。

5、该纸张表面缺陷(纸病)图像数据高速处理模块的输出接口为标准以太网接口，保证了数据传输的可靠性及速率。

6、能够实现1到理论无限个纸张表面缺陷(纸病)图像数据高速处理模块的分布式集成，增减模块非常简单。因此在系统架构上具有很大的灵活性，可以满足各种需求。

附图说明

图1是本实用新型实施例1中的纸病图像数据高速处理模块的结构框图；

图2是本实用新型实施例1中纸病检测处理系统结构图；

图3是本实用新型实施例1中的FPGA芯片内部单元方框图。

具体实施方式

下面结合附图通过实施例对本实用新型作进一步阐述：

实施例：纸病图像数据高速处理模块，包括CameraLink接口1、FPGA芯片2、内存芯片SRAM3、FLASH芯片4、SDRAM芯片5、以太网芯片6以及以太网接口(RJ45)7；其中：CameraLink接口1与FPGA芯片2相连，FPGA芯片2分别与CameraLink接口1、内存芯片SRAM3连接，同时FPGA芯片2通过系统总线与FLASH芯片4、SDRAM芯片5、以太网芯片6连接，内存芯片SRAM3与FPGA芯片2相连，FLASH芯片4通过系统总线与FPGA芯片2相连，SDRAM芯片5与系统总线与FPGA芯片2相连，以太网芯片6一端通过系统总线与FPGA芯片2连接，另一端与以太网接口(RJ45)7连接。

所述的FPGA芯片2的功能实现主要是由13个内部单元组成的，他们包括CameraLink解码器201、图像数据增强器202、二值化处理器203、目标检测器204、目标数据编码器205、原始图像获取器206、图像保存控制器207、图像获取控制器208、与片外内存接口单元209、输出数据分配器210、计算机命令接收解释分配器211、网络芯片控制器212。

系统上电后，FPGA芯片2从FLASH芯片5中取出FPGA芯片2自身的配置信息，对FPGA芯片2进行配置，使其开始运作。FPGA芯片2等待操作指令，当其接收到开始处理的指令后，它通过CameraLink接口1向外设发送控制指令，并等待纸幅图像数据；纸幅图像数据由CameraLink接口1传输到所述纸病图像数据高速处理模块，FPGA芯片2立即将图像数据解压缩后存储到内存芯片3中，同时对于解压缩后的数据进行图像处理(包括图像二值化处理、图像编码等)，处理的程序存放在SDRAM芯片5中运行。最终FPGA芯片2得到了纸幅图像中有纸病区域的图像数据。FPGA芯片2将得到的纸病区域图像数据通过现场总线传输到以太网芯片6，再传输到以太网接口7后，再传输到计算机进行进一步的图像处理和识别。

FPGA芯片处理流程如下：

纸幅图像数据首先送入CameraLink解码器201处理，进行解码得到原始图像数据。此原始图像数据同时被送往三处：第一支路进行图像处理，先后经过图像数据增强器202、二值化处理器203、目标检测器204和目标数据编码器205，得到了纸病区域的图像数据，此数据被送到输出数据分配器210中等待输出分配；第二支路被送到原始图像获取器206中，等待计算机指令，若计算机需要获取原始图像信息，则原始图像获取器将会得到计算机命令接收解释分配器211的命令，之后将原始图像数据送入输出数据分配器210中等待输出分配；最后一支路被送到原始图像保存控制器207中，继而通过与外扩内存芯片接口209被送往外扩的RAM中去保存；输出数据分配器210将等待输出的数据进行分流控制，将他们送往网络控制芯片。网络控制芯片212将数据流转换成网线中传输的IP数据包格式，并送往外部；同时网络控制芯片212接收到计算机传送来的控制命令将其转换成FPGA芯片内部传输的数据格式后，发往计算机命令接收、解释、分配器211；计算机命令接收、解释、分配器211接收计算机传输来的指令，解释之后发送至不同的单元执行相应命令。主要有三种命令：第一种，计算机需要获取实时纸病图像，则计算机命令接收、解释、分配器向图像获取控制器8发出命令，图像获取控制器208得到纸病图像所在位置后，从外扩内存芯片中得到纸病图像数据，送至输出分配器210等待输出分配；第二种计算机要控制图像处理环节，则计算机命令接收、解释、分配器向图像处理的四个单元202、203、204、205发送参数设置命令，达到控制图像处理的目的；第三种计算机要获取原始图像数据，则计算机命令接收、解释、分配器211向原始图像处理器206发送命令，则原始图像处理器206将原始图像数据送入输出数据分配器210中等待输出分配；

图2是实施例的纸病检测处理系统结构框图，系统所需设备：CCD摄像机4台、纸病图像数据高速处理模块4个、HUB一个、计算机一台。

每个CCD摄像机通过CameraLink接口与各纸病图像数据高速处理模块相连接，四个纸病图像数据高速处理模块通过以太网接口与HUB相连接，HUB另一端与计算机相连接。

操作人员通过计算机发出开始处理的命令后，四个CCD摄像机同时运作，开始拍摄纸幅图像传输到纸病图像数据高速处理模块。纸病图像数据高速处理模块对纸幅图像数据进行解压缩、二值化处理、图像编码等处理方式后得到了纸病区域的图像数据。纸病图像数据高速处理模块将纸病区域的图像数据通过以太网接口传输给HUB。HUB将四个纸病图像数据高速处理模块传输过来的不同区域的纸病图像信息汇总传输给计算机。计算机对于这些预处理纸病图像信息进行进一步的图像处理和识别，得出纸病信息在显示器上显示，通知操作人员进行处理。

本实用新型专利中所涉及和需要保护的纸病图像数据高速处理模块并不局限于以上所陈述的实施例，其他相似结构的采用本实用新型结构设计和生产的纸病图像数据高速处理模块也属本实用新型专利申请保护范围内。

Claims (3)

1.纸病图像数据高速处理模块，其特征在于包括CameraLink接口、FPGA芯片、内存芯片SRAM、FLASH芯片、以太网芯片以及以太网接口；其中：CameraLink接口与FPGA芯片相连，FPGA芯片分别与CameraLink接口、内存芯片SRAM连接，同时FPGA芯片通过系统总线与FLASH芯片、以太网芯片连接，以太网芯片的另一端与以太网接口连接。

2.根据权利要求1所述的纸病图像数据高速处理模块，其特征在于还包括SDRAM芯片，所述的SDRAM芯片通过系统总线与FPGA芯片相连。

3.根据权利要求1或2所述的纸病图像数据高速处理模块，其特征在于其特征在于所述的以太网接口为RJ45。

Images