CN1988432B - 全数字化空间光通信阵列信号分集接收系统 - Google Patents

Abstract

一种全数字化空间光通信阵列信号分集接收系统，其特点是包括一个上位接收机和多台安装在各自的万向轴旋转机构上的下位通信接收机，每台下位通信接收机具有下位机跟瞄模块和下位机通信接收模块，上位接收机具有上位机信号处理模块，每台下位通信接收机独立地在全空间角对信号源扫描和跟踪，并与之通信。本发明采用多接收机组成接收阵列方案，能够应用在条件严酷的空间激光信道中，包括卫星的大气海洋信道，水下目标的海水信道。能以数字信号形式，综合传输文字、图像和语音信号，用于民用或军事目的高可靠性激光通信。

Description

全数字化空间光通信阵列信号分集接收系统

技术领域

本发明涉及一种用于空间光通信的数字阵列信号分集接收系统，具体地说，本接收系统能够通过多个光通信终端接收机，对来自同一目标信号源的脉冲位置调制PPM调制光脉冲信号以阵列方式接收，并综合运用数字信号处理技术，通过数字信号处理器DSP、现场可编程门阵列FPGA等大规模数字器件，构建了实现先进通信信号处理算法的接收机硬件平台，使接收机具备数字滤波、去噪、空间分集均衡和RS纠错解码等很强的信号检测和恢复有效发送信息的能力。从总体上说，本发明属于空间光通信接收设备的技术领域。

技术背景

目前空间激光通信是一项蓬勃发展的重要的新兴的无线通信技术，空间光通信以其高速、灵活、不占用通信频带，安全保密等优势，已逐渐应用在局域网、应急通信、战术通信和卫星通信。另外，由于海水具有蓝绿激光的透明窗口，用蓝绿激光与水下目标进行通信，可以保证系统具有较高的通信带宽、保密性和安全性，不产生声、热信号，不易被对方侦测。因此又是一种理想的水面舰艇、空间飞行器与水下目标通信的手段，同时也可以实现水下目标之间的高速通信。自由空间光信道与光纤等理想的光信道不同，经常会遇到一些极端的天气状况，如厚云、浓雾、大雨等天气，与水下目标通信时，光脉冲还需要在海水中传输，这些都给远距离空间激光通信带来极大的不利影响。空间光信道对光通信的影响主要体现在传输介质的多重散射作用，介质吸收引起的光强衰减，信号幅度衰落等方面，导致接收端难以从光信号中恢复出发送信息。此外，大气湍流的局部介质折射率扰动，能使光信号由于随机相干叠加使信号强度闪烁起伏，增加了光电检测时的附加噪声。除了以上干扰外，由于激光光束具有很好的方向性，发散角很小，这时发射的光脉冲信号必须准确的照射到目标接收机的接收平面上，而光学接收机的光学天线与无线电天线不同，属于有方向、窄视场天线，因此在一般激光空间通信系统中，跟瞄控制(APT)也是必不可少的。

虽然面临着这些困难，空间光通信技术也在不断完善发展中，目前实用化的空间激光通信产品还不多，主要是作为楼宇间局域通信网桥使用，或者出现在一些民用应急通信设备中，结构和功能过于简单，没有精确的跟瞄系统，不能适应复杂的通信环境。其他超视距激光通信系统，如地面卫星通信，星间光通信和飞行器与水下目标通信，则基本上处于实验室样机阶段，还没有正式商品化的报道。

发明内容

本发明的目的是克服以上光通信的客观障碍，提供一种全数字化空间光通信阵列信号分集接收系统，达到在任何时间、任何地点、任何条件下都能实现两通信节点间的高速数据链路级通信连接。

本发明的技术方案如下：

一种全数字化的空间光通信阵列信号分集接收系统，该系统是采用先进的数字信号处理技术在最大限度内维持通信连接的，本系统采用主从工作模式，主上位机负责系统控制和各信道通信信号的分集处理，多个下位万向轴(以下简称为Gimbal)通信接收机为下位从属机，该下位万向轴通信接收机是安装在万向轴调整架上的通信接收机，独立自主地对信号源追踪探测，既能组成接收阵列，又能各自分布在4π全空间角的任意方向，接收从任何可能方向入射的光信号。

本发明采用光脉冲位置调制(PPM)方式，最高通信速率达到1Mb/s，能够在各种严酷的空间环境下工作，能用数字信号综合传送文字、视频和语音信息。

本发明的具体方案这样实现的：

一种全数字化空间光通信阵列信号分集接收系统，其特点是包括一个上位接收机和多台安装在各自的万向轴旋转机构上的下位通信接收机，每台下位通信接收机具有下位机跟瞄模块和下位机通信接收模块，上位接收机具有上位机信号处理模块：

所述的下位机跟瞄模块的构成为：视频模数变换器与电荷耦合器件探测器相连，该视频模数变换器通过第一复杂可编程逻辑连接第一静态随机存储器和第二静态随机存储器，第一数字信号处理器通过所述的第一复杂可编程逻辑连接到第一静态随机存储器和第二静态随机存储器，微控制器与第一数字信号处理器相连，该微控制器分别连接第一控制器局域网络控制器和下位通信接收机安装的万向轴轴旋转机构的步进电机驱动器，第一数字信号处理器分别与第一同步动态随机存储器和闪存相连；

所述的下位机通信接收模块的构成是：雪崩光电二极管与模数变换器相连，该模数变换器通过第二复杂可编程逻辑与第一先入先出缓存相连，第二数字信号处理器通过第二复杂可编程逻辑连接到第一以太网控制器，第二数字信号处理器和第一先入先出缓存相连，第二数字信号处理器分别与第二同步动态随机存储器和第一串行可擦除只读存储器相连；

上位机信号处理模块的构成为：第三数字信号处理器通过第三复杂可编程逻辑分别连接到第二以太网控制器、第二先入先出缓存器和第三先入先出缓存器，第三先入先出缓存器与现场可编程门阵列相连，现场可编程门阵列与先进精简指令集处理器相连，该先进精简指令集处理器分别连接第二控制器局域网络控制器、液晶显示器和通用串行总线控制器，第三数字信号处理器分别与第三同步动态随机存储器和第二串行可擦除只读存储器相连；

所述的下位机跟瞄模块通过控制器局域网络总线与上位机信号处理模块的第二控制器局域网络控制器相连，下位机通信接收模块的第一以太网控制器通过以太网与上位机信号处理模块的第二以太网控制器相连。

所述的上位机信号处理模块还设有通用串行接口，该接口能够通过通用串行总线与其它计算机相连。

本发明的优点：

首先，提出采用多接收机组成接收阵列，用先进的空间分集均衡算法处理各通道的接收信号，并用数字信号处理器设计出了接收机的硬件电路，能够有效降低光通信系统的误码率，本发明还把强有力的RS纠错码用于本系统光PPM信号接收中，使接收机的性能更上一层楼，能够应用在最恶劣的空间激光信道中，包括卫星和飞机的大气海洋信道(参见图1)，水下目标的海水信道。本系统为全数字化方式构建，大量采用了大规模数字IC器件，集成度高，整个核心电路仅需要三个电路模块，包括下位机通信模块、下位机跟瞄模块和上位机信号处理模块。

其次，设计通信速率达到1Mb/s，能以数字信号形式，综合传输文字、图像和语音信号，既可用于民用远距离可靠激光通信，也可用于军事目的的作战单位之间灵活机动通信，完全具备激光通信系统高速、难以被对方侦听、截获的特点。

再者，本发明采用主从式、上位机和下位机结构，通信信号的传输使用10BaseT以太网，命令传输采用工业标准的CAN现场总线，能够实现信号的远距离传输，这样的设计，下位接收机可以配置到寄主的任何部分，灵活分布成任何拓扑网络，且每个下位接收机都能够独立的工作，具有自动扫描未知区域或对目标自动跟踪的能力，是一种光机电结合的智能设备。

最后，本发明以较低的成本，实现了一种创新的功能强大的空间激光接收系统。

附图说明

图1是本发明在大气海洋信道激光通信中采用阵列分集方式接收光脉冲信号的应用示例，代表了多个分集接收截面对散射后扩散光信号的接收和综合信号的合成示意图。

图2是本发明中下位机跟瞄模块的电路结构方框图。

图3是本发明中下位机通信接收模块的电路结构方框图。

图4是本发明中上位机信号处理模块的电路结构方框图。

图5是本发明中下位机跟瞄模块的视频AD采样和视频DSP器件的逻辑电路电原理图。

图6是本发明中下位机跟瞄模块的控制器及相关接口的控制电路电原理图。

图7是本发明中下位机通信接收模块的通信AD采样和以太网接口的逻辑电路电原理图。

图8是本发明中下位机通信接收模块的DSP器件的逻辑电路电原理图。

图9是本发明中上位机信号处理模块的上位机以太网接口及缓存的逻辑电路电原理图。

图10是本发明中上位机信号处理模块的DSP器件和FPGA器件的逻辑电路电原理图。

图11是本发明中上位机信号处理模块的主控制器及相关接口的控制电路电原理图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明，但不应以此限制本发明的保护范围。

先请参阅图2、图3和图4，由图可见，本发明全数字化空间光通信阵列信号分集接收系统，包括一个上位接收机和8台下位通信接收机，每台下位通信接收机具有下位机跟瞄模块1和下位机通信接收模块2，上位接收机具有上位机信号处理模块3：

所述的跟瞄模块1的连接关系为：视频模数变换器(以下简称VAD)12与电荷耦合器件(以下简称CCD)探测器9相连，通过第一复杂可编程逻辑(以下简称CPLD)11连接第一静态随机存储器(以下简称SRAM)14，第二静态随机存储器15、第一数字信号处理器(以下简称DSP)10通过复杂可编程逻辑(以下简称CPLD)11连接到第一静态随机存储器14，第二静态随机存储器15，微控制器(以下简称MCU)13与数字信号处理器10相连，微控制器13控制控制器局域网络(以下简称CAN)控制器18和步进电机驱动器19。

所述的通信模块2的连接关系为：雪崩光电二极管(以下简称APD)34与模数变换器(以下简称AD)31相连，模数变换器31通过第二复杂可编程逻辑(以下简称CPLD)30与第一先入先出缓存(以下简称FIFO)32相连，第二数字信号处理器(DSP)37通过第二复杂可编程逻辑(CPLD)30连接到以太网控制器33，第二数字信号处理器(DSP)37和第一先入先出缓存(FIFO)32相连。

所述的上位机信号处理模块3的连接关系为：第三数字信号处理器(DSP)46通过第三复杂可编程逻辑(CPLD)40连接到以太网控制器41和第二先入先出缓存器(FIFO)44和第三先入先出缓存器(FIFO)49，第三先入先出缓存器(FIFO)49与现场可编程门阵列(以下简称FPGA)48相连，现场可编程门阵列(FPGA)48与先进精简指令集处理器(以下简称ARM)51相连，先进精简指令集处理器(ARM)51控制控制器局域网络(CAN)控制器56，液晶显示器(LCD)57和通用串行总线控制器(以下简称USB)55。

所述的下位机跟瞄模块1通过控制器局域网络总线与上位机信号处理模块3相连，下位机的通信模块2通过以太网与上位机信号处理模块3相连。

所述的下位机通信接收模块2采用模数转换器AD31对APD34光电转换得到的信号进行数字化采样，由第一DSP完成数字信号的数字滤波和去噪，用以太网控制器向上位信号处理模块发送数字化的PPM帧信号。

所述的跟瞄模块1采用高灵敏度的CCD摄像机9获取目标信标光斑图像，用视频AD12将模拟视频信号数字化，用第一DSP10完成光斑的捕获和脱靶量的计算，MCU13采用光闭环回路实现跟踪控制，把脱靶量信号换算成步进电机的控制脉冲，由步进电机驱动器19驱动步进电机，用两个步进电机实现Gimbal(万向轴)机械构架的三维转动，实现目标的跟踪和瞄准。上位信号处理模块3通过以太网控制器按8个信道循序分别接收各信道传送的数字通信信号，由第三DSP46执行空间分集均衡算法，由FPGA48实现RS纠错编码的解码，使用32位的ARM51控制器通过CAN现场总线与下位机通信，实现上下位机之间的双向控制交流，并实现和USB的接口，能够方便的与计算机PC互连，ARM控制器51通过LCD57实现系统信息和通信信息的显示。

所述的AD31采样芯片为德州仪器的TLC5510，20MSPS，并行8位输出AD器件，用于光电信号的数字化，AD31采样得到的数字信号被缓存到第FIFO32中，FIFO32的型号为IDT72v06，容量为16K*9bit。

所述的第二数字信号处理器第二DSP37是美国德州仪器公司生产的芯片，作为通信模块和上位机信号处理模块的算法硬件实现器件，第二DSP37从FIFO32中读取AD31采样信号。

所述下位机的以太网控制器33为Realtek公司的RTL8019AS，10BaseT标准的控制器，内部含有16K字节的SRAM收发缓冲区，第二DSP37处理后的数据保存到以太网控制器的缓存中再发送到以太网信道上。

所述的通信模块的接口逻辑时序由Altera公司的CPLD30提供，型号为EPM7512AS，具有10K逻辑门的资源容量，光PPM信号的时序同步和帧同步器由CPLD30的内部逻辑资源构造。

所述的视频AD12为Philips公司的SAA7113，能够自适应PAL、NTCS不同制式。SAA7113完成模拟视频信号的数字化，通过可编程逻辑的控制，往双SRAM14、15缓存模式保存视频信号数据，SRAM的型号为CY7C 1049B，容量为512K*8bits。

所述的第一数字信号处理器第一DSP10采用德州仪器的TMS320C6713，内部具有8个并行运算单元，32位宽指令，最大指令执行速度达到1600MIPS，能够满足进行大规模图像处理的要求。第一DSP10从SRAM14或SRAM15缓存中获取图像数据进行数字图像的信号处理，并通过SPI接口把处理结果发送给微控制器(MCU)13。

所述的跟瞄模块的上位机命令传输通道为CAN现场总线网络，CAN总线控制器为Philips公司的SJA1000，CAN总线是优秀的系统控制总线，能保证控制命令的准确传输，能够工作在各种具有严重干扰信号的场合。最大传输距离达到1Km，满足本发明分布式阵列布局的要求，下位Gimbal接收机在MCU13的控制下通过CAN总线向上位机反馈系统当前状态，上位机则通过CAN总线控制下位Gimbal接收机的工作模式。

所述的步进电机采用四相混合式步进电机，电机控制器的型号为L297D，功率放大器型号为L298N，控制器工作在半步模式下，跟瞄模块的MCU13采用德州仪器的16位单片机MSP430F149，MCU13控制跟瞄系统的步进电机驱动电路模块，实现整个Gimbal的转动。

所述的上位机信号处理模块3采用RTL8019AS作为以太网接口控制器41，以太网与下位机通信，接收来自下位机的数据送到第二FIFO44(型号为IDT72V06)进行缓存，用接收中断通知第三DSP46，用第三DSP46执行空间分集均衡处理，处理完成的结果保存到第三FIFO49(型号为IDT72V06)。

所述的RS纠错码解码器由Altera公司的Cyclone系列FPGA48器件构造，FPGA的型号为EP1C12，器件提供了12,060个LE单元，大约20万门的逻辑资源。完全能够满足RS解码器的设计需求，RS解码器从第三FIFO49取得经过第三DSP46处理后的输入数据。

所述的上位机主控制器为韩国三星公司的ARM处理器51，型号为S3C44B0X，器件工作在66MHz频率下，可以运行前/后台模式控制程序，也能运行UCOS、ucLiunx等嵌入式操作系统。S3C44B0X接收完成了解调解码后的数据，负责通信结果的显示和人机界面控制管理，S3C44B0X有较强的控制和处理能力，其外扩的接口器件包括：USB接口，采用Philips公司符合USB1.1标准的控制器PDIUSBD12；CAN接口控制器56采用SJA1000；RS232串行接口；LCD显示屏57；4*4小控制键盘58。

所述的上位机主信号处理模块3的接口时序逻辑由Altera公司的EPM7512AS提供。

下面结合各个附图，具体介绍本发明中上位机信号处理模块3、下位机通信接收模块2和下位机跟瞄模块1三个基本模块的控制电路结构及其工作原理。

参见图2和图5，本发明采用高速、高灵敏度的CCD摄像机9作为本系统的跟踪扫描模块探测器，使用黑白CCD摄像机，输出的是黑白全电视信号，模拟视频信号通过接收机的S端子或C端子输入视频A/D转换器12(型号为Philips公司的SAA7113)，SAA7113器件是8位视频信号处理器，具有四路模拟输入通道，通过内部两个A/D处理通道进行数模变换，使用内部集成电路总线(IIC总线)配置。SAA7113的输出总线信号VPO7～0，能输出标准的YCrCb(4:2:2)16位数字视频信号，其中预滤波亮度信号，一方面经过滤波和匹配放大，形成数字亮度信号，另一方面，用于同步信号的产生。SAA7113外接24.576MHz晶振，通过内部锁相环(LLC)，输出27MHz的时钟信号。LLC时钟信号为像素时钟频率的2倍，每LLC的上升沿输出一个字节的解码数据，可设置RTS0信号为水平输出参考信号(行同步信号)，RTS1为垂直输出参考信号和奇偶场标记信号(场同步信号)。

在本发明的跟瞄模块1的电路中，见图5，视频采样采用乒乓缓存方式存储A/D转换得到的视频图像数据，CCD输出PAL制式的黑白全电视信号，信号采样隔行方式输出，图像帧的频率为25Hz，场频率为50Hz，行频为625*25＝15625Hz，每帧652行，每场312.5行，除去场同步、前后均衡，场消隐脉冲外，有效的图像信号为287.5行/场，在本系统中，每行取中间的512个像素点数据，每场取其中的256图像有效行，则一帧采样图像的数据量为512*512*8＝2Mbits。由于图像帧的采样数据量比较大，远远超过一般缓存单元容量，如FIFO和两口RAM的存储容量，本发明采用SRAM14、SRAM15存储器单元作为视频跟瞄模块的图像缓存，在完成一帧数字图像的存储后，再由DSP器件10通过EDMA通道一次全部读取和处理，最大程度的降低了第一DSP10的数据IO开销，把尽量多的计算资源集中到跟瞄算法的实现和优化上。为了防止SRAM中图像数据的保存和读取同时进行时可能发生的冲突，本发明采用双SRAM以乒乓方式交替工作在不同的状态，即首先把图像数据保存在SRAM14上，同时第一DSP10读取SRAM15上的图像数据，然后下一图像帧，通过CPLD11中的端口选择切换模块，第一DSP10读取SRAM14的图像数据，而A/D采样数据则保存在以被第一DSP10读取的SRAM15中，如此轮流存储。相关的信号为：LLC-视频A/D转换器12视频采样时钟，RTS0-水平同步信号，RTS1-场同步信号，VPO7～0-数字视频信号，以上信号管教连接到CPLD11(型号为EPM7512AE)相应的IO接口，由CPLD11的内部逻辑对图像数据进行缓存和传输控制，包括双SRAM读写端口切换模块的设计。由于视频A/D只有并行数据的输出端口，没有地址和控制信号输出，CPLD11还产生SRAM的读写控制时序信号，将视频A/D采样得到的图像数据经过CPLD11的内部控制单元，写入到SRAM中。第一DSP10的TD7～0-DSP数据信号，TEA20～2-DSP的地址信号，TCE2、TCE3-DSP的片选信号，DSP_OE-DSP读取使能与CPLD11相连，构成SRAM的读取通道，用第一DSP10的GPIO脚向CPLD11发送DSP_RDY-DSP已读取图像帧数据完毕信号，为CPLD11内部的帧场切换模块提供指示信号，每存储完一帧图像数据，CPLD11内部计数器及场同步信号RST1和DSP_RDY信号共同决定了SRAM的端口切换。SRAM14、15(型号为CY7C1049B)具有4Mbits的容量，足以容纳完整的一帧图像，SRAM与CPLD11相连的信号为：A18～0-地址信号，DO7～0-数据信号，CE-片选信号，OE-输出使能信号，WE-写入使能信号，两片SRAM的以上引脚分别与CPLD11相连，构成跟瞄处理模块的图像写入通道，以乒乓方式工作时，两者分别进行视频A/D数据的写入和第一DSP10图像数据的读出。

当系统上电时，第一DSP10完成自身的初始化工作后，通过SAA7113(12)的CE信号复位视频A/D，通过CPLD11把SRAM的地址映射在第一DSP的CE2空间，内部的存储单元由TCE2和地址引脚TEA20～2选通，由第一DSP的DSP_OE输出使能信号实现SRAM的读取时序。

视频A/D12通过IIC接口进行配置，第一DSP10(型号为TMS320C6713B)内部实现了两个IIC接口，在本发明中，在第一DSP10初始化完成和片选视频A/D12后，由第一DSP通过IIC总线信号CCD_SCL、CCD_SDA对视频A/D内部的寄存器进行设置，并最后触发其工作。

下面说明本发明中跟瞄电路的第一DSP10器件及其外围电路，由视频A/D输出的数字图像数据经过CPLD11缓存到SRAM14、15后，由第一DSP10读取数据，并按质心算法计算出反映对准误差的信标光斑的脱靶量信息。本发明的第一DSP10器件是美国德州仪器的TMS320C6713B，该第一DSP10是32位器件，采用浮点运算，内部有8个并行的指令执行单元，在200MHz的时钟频率下，指令的执行速度达到1600MIPS，完全能够满足图像处理的大数据量计算的要求。本系统的跟瞄模块的重要任务是从目标图像中提取出反映对准误差的脱靶量信息，在第一DSP10中实现的质心算法，虽然不具备目标识别的能力，但计算简单，有较高的定位精度，能实时的完成目标对准偏差的计算。在理想情况下，质心定位精度可达0.05个像素，第一DSP10器件将保存在SRAM14、SRAM15中的图像数据读取，按其排列顺序把像素点数据值对应成为图像的位置坐标的函数，用SDRAM16中保存算法程序计算出信标光斑的质心坐标，并将转换得到的脱靶量传递给MCU13(型号为MSP430F149)，由MCU13驱动步进电机以光闭环反馈方式跟踪信标光斑，实现整个系统的跟瞄功能。其中用SDRAM16(型号为MT48LC4M32B)和Flash17(型号为HY29LV160)构成第一DSP10运行所需的最小系统，Flash17为引导程序存储器，保存了第一DSP10运行所需的程序和数据，第一DSP10启动时，由EDMA从外部存储空间中将固定长度的代码段拷贝到内部地址0处执行。HPI4～3引脚选择第一DSP10的引导模式，第一DSP10通过外存储器接口EMIF模块与SDRAM16和Flash17存储器实现接口。同时，为了方便第一DSP10器件的仿真调试，本发明在硬件设计中加入了联合测试行动组JTAG接口，能够实时中断第一DSP10的执行，查看其内部寄存器的状态，在实验中，利用CCS提供的实时数据交换插件RTDX，从目标第一DSP10系统获取图像处理的结果，由于以上各电路均为常规电路，本文不再赘述。

这里需要说明的是，第一DSP10与MCU13之间的数据交换采用串行外设接口SPI，这是一种同步通信协议的接口，所有的传输都参考一个共同的时钟。本发明以第一DSP10作为产生SPI时钟的主设备，而MCU13为从设备。跟瞄单元的启动顺序是，首先MCU13启动，之后复位第一DSP10(通过DSP_RST信号)，第一DSP10从Flash17引导，第一DSP10初始化完毕后，由其IIC接口，用CCD_SCL和CCD_SDA两根信号线初始化视频A/D。MCU13通过复用SPI接口与第一DSP10通信，获取图像处理的结果，SPI主设备第一DSP10采用其多通道缓冲串口McBSP实现SPI接口的功能。在本发明中，使用以下McBSP引脚实现SPI接口的功能：SCK-同步时钟信号，SS-从机选择信号，SIMO-主机输出/从机输入信号，SOMI-主机输入/从机输出信号。用第一DSP10的McBSP串口通信时，可选择的内部通知事件方式包括：DMA、中断和轮询方式，SPI通知事件完成数据的双向传递。由于需要传递的数据量较小，本发明采用了中断通知方式。

参见图6，本发明的跟瞄模块电路使用的MCU13(型号为MSP430F149)为德州仪器公司生产的16位微控制器，具有1MIPS的运算速度，内部含有60Kbit的Flash和2Kbit的RAM，丰富的IO端口资源，能够完成大多数系统控制任务。MCU13具有两个复用的通用同步异步收发USART单元，能实现SPI接口功能。本发明使用USART0作为SPI接口与DSP通信。USART0的SPI管脚与第一DSP10的McBSP通信时序能够完全吻合，在它们之间实现无缝连接的电路。MCU13的P3口的4个管脚分别与第一DSP10的SCK、SS、SIMO和SOMI信号相连接，并采用中断信号作为SPI接收数据通知事件。

本发明使用控制器局域网络CAN现场总线作为上、下位机的命令传输通道，下位机的命令接收处理单元属于跟瞄电路的MCU13模块，由它根据上位机通过CAN总线传来的命令进行相关Gimbal下位接收机工作模式的设置，包括控制Gimbal接收机的扫描方位，扫描角度的大小，具体的扫描方式，第一DSP10图像捕获算法的选择等，而下位机也可以通过CAN总线，将接收机的当前状态反馈给上位机，以利用上位机分集接收信号的协调控制，CAN总线能够在许多条件恶劣或存在电气干扰的工业环境中应用，支持多主机网络连接，最大总线长度达1km，通信速率为1Mbps。在本发明中，CAN总线作为上位机的ARM控制器与8个下位Gimbal接收机的命令状态传输通道。利用CAN总线的优秀性能，要完成本发明的命令状态传输绰绰有余。硬件上采用微控制器+独立CAN控制器的方式实现CAN总线接口，CAN控制器采用Philips公司的SJA1000(18)，符合CAN2.0B通信标准，用CAN控制器18与MCU13相连接，并采用异步时序逻辑，相连接的管脚包括：SJAD7～0-SJA1000的地址/数据复用管脚，nCS-片选信号，ALE-地址锁存信号，nRD-数据读取信号，nWR-数据写入信号。本发明将CAN控制器18的INT中断信号和nRST复位信号与MCU13相连，使用MCU13中断来处理上位机的命令事件。CAN控制器18能实现信号的双向传输，采用光耦6N137(23、24)与驱动模块25(型号为PCA82C250)相连，由CAN控制器18的Tx脚输出的信号，最终由总线驱动接口以差分数据信号的形式发送到CAN信道上(如双绞线)，而从CAN信道上传来的差分数据信号，也首先由驱动接口接收，经过光耦器件，传送给CAN控制器18的Rx脚。

MCU13控制器的主要控制功能之一是控制Gimbal接收机的动力单元，通过步进电机的转动，驱动整个Gimbal接收机的机械结构进行三维转动，实现目标的搜索和跟踪工作，两个步进电机其中一个为方位角调整电机，另外一个为俯仰角调整电机，两者相结合，能使Gimbal探测器在全空间4π立体角内任意位置上进行定位和搜索。在本发明中，采用微控制器(MCU)13+步进电机控制器(19、20)实现四相电机的控制，步进电机控制器(19、20)采用L297D在整步/半步驱动模式下工作，输入包括：CLOCK-步进时钟信号，CW/nCCW-电机顺时钟/逆时钟转动控制信号，HALF/nFULL-整步/半步控制信号，ENABLE-片选信号，RESET-复位信号，HOME-初始相位指示信号。由于L297D为5V供电，为了与MCU13的COMS电平兼容，应在两者之间加入缓冲器，如74LVT16245A，L297N(19、20)输出4相绕组的相位控制电压A、B、C、D，四相控制电压由功率放大模块21、22(型号为L298N)放大，该功放模块可驱动电压46V，每相电流2.5A以下的步进电机工作，内含两个H桥高压大电流双桥驱动器，相位控制电压输入L298N(21、22)，输出为OUTPUT4～1为功放后四相电压的各绕组驱动电压。MCU13通过通用IO端口P2和P4控制电机的运行方向和速度，而电机具体的转动角度由第一DSP10送来的图像脱靶量，按立体几何关系计算得到步进电机在方位和俯仰两个方向上需要转动的步数，然后由CLOCK引脚以负脉冲的形式去控制步进电机的转动。

MCU13在跟瞄电路上电时，将复位各功能器件，复位信号包括：SJA_RST-CAN控制器复位信号，DSP_RST-DSP复位信号，BRD_RST-引导Flash复位信号，MT_RST1、MT_RST2-步进电机控制器复位信号，此外，MCU13处理CAN控制器18的接收数据中断信号SJA_INT0。

下面介绍本发明中的通信模块2，本发明中下位Gimbal接收机负责接收按PPM格式调制的光脉冲信号，采用数字方式接收和处理，前端系统包括卡塞格林Cassegrain式收发两用望远镜，作为系统的光学天线，安装在可作任意方向转动的万向轴Gimbal上，故下位接收机称为Gimbal接收机。望远镜接收光信号经过分束器分束，一方面用于跟瞄模块的目标位置信息输入，另一方面经过光学聚焦系统聚焦在高灵敏度，小视场的APD34器件上，实现光信号到模拟电信号的转换，APD34本身应具有增益和温度控制电路，然后对输出的微弱光电流，首先以互阻抗低噪声放大，之后加上带自动增益控制AGC的主放单元，输出幅度符合A/D采样要求的电压信号。本发明是数字光通信分集接收系统，能在最恶劣的光信道条件下工作。将数字信号处理算法用于信号检测之前，通过数模转换A/D31(型号为TLC5510)把模拟通信电信号数字化，A/D31为8位高速并行采样芯片，最高AD转换速率可达20Mbit/s，AD采样时序由CPLD30(型号为EPM7512AS)产生。

参见图3和图7，CPLD30内部实现了PPM数字锁相环时钟同步逻辑，锁相环在开始时从一帧宽度中选择计数值最大的一个时隙作为脉冲所在时隙，并在下一帧周期中调整本振信号的相位，另外，基于模拟信号检测的部分把被放大后的电信号一路输入脉冲上升沿检测电路(由比较器、延迟电路和单稳态触发器构成)，当PPM脉冲时隙起始上升沿到来时，进入一路比较器电路，另一路则经过延迟电路后进入比较器和单稳态触发器，两路输出信号相与后，输出一个触发信号脉冲作为信号上升沿的确认信号，CPLD30中的时钟信号同步器将脉冲上升沿时钟与本振时隙同步信号的相位差保存，在收到确认信号PPM_AFFIRM后，将在下一时隙周期对时隙同步信号调整相位，保证PPM检测模块能够精确的与发送端的发送时钟同步。在得到时隙同步信号后，通过计数器分频，即可得到PPM帧同步信号，同时，数字时隙同步锁相环在一个时隙周期内仅对脉冲上升沿信号响应一次，通过以上措施，能大大减小噪声和毛刺等干扰信号对接收同步的影响。得到的时隙同步信号和帧同步信号，用于采样数据的PPM信号同步解调。脉冲上升沿检测信号通过PPM_PUL信号端口输入CPLD30，脉冲确认信号由PPM_AFFIRM输入锁相环路，锁相环路的内部逻辑对同步时钟进行调整。

数字锁相环输出的时隙同步信号的倍频信号，最好以为8～10倍频作为AD采样时钟，由CPLD30的ADCLK端口输出连接到A/D31采样的时钟频率输入端。CPLD30读取AD31变换后得到的8位数据，由于AD31采样为5V的TTL电平，而CPLD30为3.3V的CMOS电平，设计中采用了74LVT16245A作为双向总线隔离器36，与其相连的信号包括：ADCLK-A/D31采样时钟信号，ADOE-A/D31输出使能信号通过隔离器与A/D31相连，而A/D31数据信号ADD8～1也经过隔离器连接到CPLD，隔离器的两个输出方向信号DIR1、DIR2由CPLD30控制。

本发明采用了先入先出缓存第一FIFO32技术，减少第二DSP37用于IO采样数据的时间，由CPLD30的读写时序把采样数据保存到第一FIFO32中(型号为IDT72V06)，第二DSP37通过EMIF接口读取第一FIFO32中保存的数据。CPLD30工作在全局50MHz时钟频率下，第一FIFO32与CPLD30相连接的管脚包括：F1D8～0-FIFO的并行数据输入，F1Q8～0-第一FIFO的并行数据输出，FIFOW-第一FIFO32写入信号，FIFOR-FIFO32读取信号，HF-FIFO32半满信号，EF-FIFO32为空信号，FF-FIFO32为满信号，RT-读指针复位信号。CPLD30内部控制逻辑把A/D采样数据通过F1D8～0写入FIFO32中，并监控HF、EF和FF等信号，当已保存的采样数据达到某数量时，向第二DSP37(型号为5509AGPE)发FIFO中断信号，信号为FIFO_INT，FIFO32数据量已足够的通知信号，第二DSP37收到通知事件后，采用DMA的方式通过CPLD30从FIFO32中读取若干PPM帧的数据。

参见图3和图8，Gimbal下位接收机的通信信号处理器件采用德州仪器的TMS320VC5509A定点运算第二DSP37，最大时钟频率200MHz，能提供比原54x系列高得多的性能，在下位机中用于AD采样信号的去噪和数字滤波。去噪算法采用了小波分解软阈值去噪技术。实现信号成分与噪声成分相分离，提高PPM采样信号的信噪比。第二DSP37的另一个功能是将采样信号根据时隙同步和帧同步信号进行累加和打包，并从10BaseT以太网络发送到上位接收机，此时第二DSP37输出的是时隙速率的PPM数字信号，在上位机中进行分集均衡处理。

参见图8，第二DSP37与CPLD30相连的信号包括：DSPD15～0-第二DSP37外部数据总线，DSPA13～0-第二DSP37外部地址总线，CE1、CE2-FIFO32和以太网控制器选通信号，DSP_R、DSP_W-第二DSP37的异步读写信号，FIFO_INT-FIFO32缓存中断通知信号，ETH_INT-以太网接收数据中断通知，8019_RST-以太网控制器复位信号，8019_CS-以太网控制器片选信号。第二DSP37用CE1和地址信号通过CPLD30选通FIFO32，然后以异步方式读取FIFO32的内容，一次读取若干PPM帧，CE2配合地址总线信号选通以太网控制器，并将待发送的数据传送到以太网控制器33内部的SRAM中，通过设置控制寄存器，启动以太网发送数据，以太网控制器接收数据后，以中断方式，信号为ETH_INT通知第二DSP37，以太网以长的数据列构成以太网物理帧，特别适合PPM符号的传输，即可将若干PPM符号构成一数据列，再由以太网控制器进行打包，按照控制协议传送，这完全由控制器硬件电路完成。以太网控制器的初始化由第二DSP37控制，信号为8019_RST和8019_CS，同时第二DSP37还负责控制A/D31和FIFO32的选通。第二DSP37的核心电路由SDRAM38(型号为MT48LC4M16A)和串行SPI EPROM39(型号为CAT25C256)构成，第二DSP37通过EMIF接口直接与16位的SDRAM38相连，串行EPROM39则使用第二DSP37的McBSP(多通道缓冲串口)，第二DSP37的引导模式由外部引脚GPIO3～0的电平设置，用跳线开关进行控制，同时为了第二DSP37器件的调试仿真方便，在硬件设计中，加入了JTAG接口，以上电路为常规电路，本文不再赘述。

本发明中上位接收机分别接收8个下位Gimbal通信接收机检测的光电数字信号，下位机检测的PPM信号以数字方式发送给上位接收机，考虑到系统的复杂性、连接的可靠性，网络的有效长度和速度等因素，选择以太网Ethernet41作为上下位机之间的通信网络，采用带冲突检测的载波侦听多路复用协议方式通信。采用的以太网控制器33为RTL8019AS，5V电压供电，支持10Mbps的以太网标准IEEE802.3，10BaseT，在以后系统升级时，可考虑采用更高速的100M以上以太网接口控制器。本发明中以太网控制器由第二DSP37的CE2和地址信号通过CPLD30选通，第二DSP37的外部存储器接口EMIF经过缓冲器(型号为74LVT8245)后与以太网控制器33相连，相连的信号包括：ETHD7～0-双向数据总线，ETHA4～0-地址总线，8019_RST、8019_CS-控制器复位和片选信号，8019R、8019W-异步读写信好。以太网控制器中断信号ETH_INT与DSP的INT1外部中断相连，使用第三DSP46中断来处理以太网控制器事件，以太网控制器33使用93C46(35)配置，在复位后即读取93C46(35)的配置内容。以太网的收发数据管脚TPIN±、TPOUT±与包含两个传输变压器的20F001N双绞线驱动收发器34相连，将系统连接到10BaseT以太网信道上，连接的接口采用UTP(无屏蔽双绞线)的RJ-45接口。

下面介绍本发明分集光通信接收系统的上位分集接收机电路模块3，在本发明中上位接收机收集8个下位Gimbal通信接收机以非相干阵列方式接收到的同一目标发出的脉冲位置调制PPM光信号，该信号可能是经过了浓密的云层、扰动的大气湍流、波涛起伏的洋面、百米深的海水，最终才能到达接收机的探测器。在最严酷的空间光信道下，光信号的强度可能已被严重削弱，波形发生了很大的畸变，充斥着背景光干扰信号，本发明利用先进的数字电子技术和处理算法，用8个下位Gimbal通信接收机以阵列方式接收光信号，在上位处理机中，使用空间均衡算法使有效接收光信号能量集中到实际通信时隙中，以此提高PPM信号解调的准确度，并采用Reed-Solomon纠错码来纠正解调过程中的可能错误，通过计算机仿真表明对提高接收机的性能效果很好。

参见图4和图9，本发明中分集接收阵列数字信号的方法是采用10BaseT的以太网络连接，上位机的以太网接口控制器41(型号为RTL8019AS)通过传输变压器20F001N(43)连接到双绞线以太网信道，用标准的以太网物理传输帧格式通信，管脚信号包括：ETHD7～0-双向数据信号，ETHA4～0-地址信号，8019_RST、8019_CE-复位和片选信号，8019_R、8019_W-8019读写信号，ETH_INT-接收数据中断通知。CPLD40(型号为EPM7512AE)通过缓冲器对以太网控制器保存的输入数据进行异步读写，读写信号的时序和地址(循环累加)由CPLD40内部逻辑产生，CPLD40把以太网控制器内部SRAM中的若干PPM帧数据读取并保存到FIFO44(型号为IDT72V06)中，以太网控制器41接收另一信道数据，再由CPLD40读取，如此循环。CPLD40把读取的数据保存在FIFO44中，FIFO44与CPLD40相连接的管脚为：FD8～0-FIFO的输入数据信号，FQ8～0-FIFO44的输出数据信号，HF-FIFO半满信号，FF-FIFO满信号，EF-FIFO44空信号，FIFOR，FIFOW-FIFO44异步读写信号，RT-FIFO44读指针复位信号，RST-FIFO44复位信号。CPLD40每次从以太网控制器读取一个8位数据，并立即以异步方式用FIFOW信号，从FD7～0数据总线把数据写入FIFO44中，FIFO44内部存储状态由三个状态信号EF、FF、HF反馈给CPLD40。在以太网收发数据过程中，接收数据是按Gimbal接收机序号循环排列的，因此分集信道数据在FIFO44中也是按8信道顺序有序排列的，用于分集均衡处理的DSP46一次从FIFO44中8信道的若干PPM帧长度数字序列作为输入数据，CPLD40根据FIFO44的存储状态信息，向第三DSP46发送FIFO_INT中断通知，CPLD40的异步存取时序由外部50MHz的振荡器驱动，振荡器的输出接GCLK1脚，另外，为了对CPLD40的调试方便，给CPLD40加上了JTAG接口。

参见图10，本发明中第三DSP46负责运行信道分集空间均衡算法，目的是使多信道阵列接收信号的能量集中到有效时隙内，提高通信解调的正确性，尽量减小通信的误码率。选用的第三DSP46芯片也是德州仪器的产品，型号为TMS320VC5509A，运行在200MHz。第三DSP46经过CPLD40读取FIFO44中的数据，与CPLD40相连的管脚包括：DSPD15～0-DSP外部数据信号，DSPA13～0-DSP外部地址信号，FIFO_INT-FIFO44读取中断通知信号，DSP_WR-DSP异步写入信号，DSP_RD-第三DSP46异步读取信号，CE1-RS解码器FIFO49选信号，CE2-输入FIFO44选择信号，8019_CS-GPIO管脚设置的8019片选信号，8019_RST-GPIO设置8019复位信号，ETH_INT-以太网控制器初始化信号。第三DSP46运行空间均衡算法，由FIFO44提供输入数据，DSP采用DMA方式从数据总线和地址总线，以异步方式用DSP_RD信号从FIFO44中读取通信数据，读取过程由FIFO_INT中断事件触发，第三DSP46上运行的空间联合均衡算法是把8路信道数据作为一个整体输入均衡器，均衡器采用自适应MMSE优化准则或RLS优化准则，通过调整数字滤波器各抽头的参数，使滤波器自动匹配于当时当地的光信道状态，以此来消除不良的空间信道效应影响。计算机仿真表明，在高斯白噪声信道，信道存在ISI干扰的情况下，使用空间分集均衡算法，只需要增加接收信道的数量，就能够有效的降低通信系统的无码率。另外第三DSP46还负责对以太网控制器的初始化工作，由DSP46的GPIO引脚与CPLD40相连，设置ETH_INI信号，第三DSP46的另外两个GPIO管脚分别作为以太网控制器41的复位和片选信号与8019相连，ETH_INI为高电平，第三DSP46的数据、地址总线和异步读取信号被CPLD40映射给以太网控制器41，由第三DSP46完成对控制器的配置。之后ETH_INI取电平，DSP46的片选信号CE1、数据、地址总线被CPLD40映射给FIFO44，第三DSP46进行常规的通信数据读取，同时CPLD40内部逻辑完成以太网控制器的数据读出和保存。此时网络数据中断通知ETH_INT由CPLD40处理。在第三DSP46完成一段PPM符号的处理和解调后，按RS编码帧的格式送入下级电路进行RS解码，在RS解码器之前，采用FIFO49作为数据缓存接口。第三DSP46的片选信号CE1选通FIFO49，使用DMA方式从数据总线把一RS数据帧异步写FIFO49中。CPLD(40)与FIFO49相连的信号为：FD2.8～0-FIFO49数据总线，FIFO49W、FIFO49R-FIFO49异步读写信号，HF2、EF2、FF2-FIFO49的存储状态信号，RS2、RT2-FIFO49的复位和读指针复位信号。第三DSP46的核心电路与下位机通信DSP电路类似，包括与SDRAM45(型号为MT48LC4M16A)和EPI EPROM47(型号为CAT25C256)的连接，为仿真调试方便，加入了JTAG接口，这些电路都是常规电路，本文不再赘述。

参见图10，为了进一步降低本发明系统的通信误码率，在本文的空间光通信体系中引入了著名的Reed-Solomon纠错编码，有很强的信号纠错能力。光PPM信号经过前面两块DSP器件的滤波、去噪和空间均衡处理后，已经达到了物理信号处理手段所能提升通信质量的极限，在本文的方案中，以Shannon的信息论为基础，适当的增加信息的冗余程度为代价，从系统的整体信息传输方面入手，采用RS纠错编码为信息符号加入适当的纠错符号，来实现本系统在最严酷通信环境下达到尽可能好的通信质量。RS解码器位于DSP46之后，其输入数据通过读取第三DSP46缓存在FIFO49中的RS帧格式符号得到，RS解码器本身规模较大，在本文中，采用Altera公司的大规模FPGA器件构建，FPGA48的型号为Cyclone EP1C12Q，包含了12,060个Les，大约有20万门，足以应付最复杂的RS解码器设计需要，与FPGA48相连接的信号包括：FQ2.7～0-FIFO49的输出数据信号，FIFO49_RD-FIFO49异步读取信号，FIFO49_INT-FIFO49接收数据中断通知，RS_CS-RS解码器的选通信号，ARMD7～0-ARM外部数据信号，ARMA3～0-ARM的地址总线信号，GCS3-ARM的第3存储空间段选通信号，RS_RST-FPGA的内部RAM读指针复位信号，ARM_OE-ARM异步读取FPGA48内部RAM信号，RS_DONE-RS译码完毕中断通知信号。在FPGA48进行RS解码之前，首先从FIFO49(49)中读取一RS帧大小的PPM符号数据，当FIFO49_INT缓存数据准备完毕中断消息到来时，启动由累加器控制的RS解码读数进程，累加器既作为计数器，又作为内部RAM1地址的发生器，以读满一RS帧为准，之后复位累加器，读取进程休眠，直到新的读取通知到来。同时，RS解码进程启动，将RAM1中保存的编码数据解码，具体算法为Berlekamp-Massey算法，该算法进程实现RS解码。RS解码包括以下几个相接单元模块：校正子的计算；BM迭代过程的实现；Chien搜索电路等。在RS解码过程中采用了状态机和流水线等技术，提高了解码器的运行效率。在RS解码进程完成解码后，把结果保存在RAM2中，并向ARM51读取进程向ARM51开放接口。RS_DONE中断信号通知ARM51本次RS帧解码已经完成，ARM51接到中断信号后，首先用RS_RST信号复位RAM2的读指针，再用异步读信号ARM_OE驱动FPGA48内部的读取进程，把RAM2的数据放置到ARM51的数据总线上ARMD7～0上，FPGA48读取进程的读取使能由ARM51的GCS3存储空间选择信号选通，在没有被选中时，读取进程不启动，ARMD7～0总线为高阻。FPGA48的上电初始化由ARM51的RS_CS信号控制，当RS_CS触发后，FPGA48自动开始配置，配置芯片为EPCS4，采用同步串行被动(PS)方式进行。另外，本发明在硬件设计中加入了JTAG接口，以方便FPGA48的调试，由于这是常规电路，本文不再赘述。FPGA48的时钟采用外接50MHz振荡器提供，并由内部PLL倍频后作为全局时钟信号使用。

参见图11，在本发明中，使用32位的ARM处理器51作为整个系统的核心控制器，具体型号为韩国三星公司的S3C44B0X(内含ARM7TDMI内核)，最高时钟频率为66MHz，主要功能为控制整个系统的工作状态(通过CAN现场总线传递命令信号)，通过LCD显示屏57以字符或图像的形式把当前通信内容显示出来，用RS232串口54和USB接口55与PC机互连通信，在本接收系统和PC之间传递数据命令和状态信息。通过行列式4*4键盘58输入实现对接收系统工作状态的手动设置和调整。ARM控制器51上电后，复位各个功能模块，ARM51的GPIO端口输出SYS_RST系统复位信号脉冲，CPLD40分别产生RS_RST-RS解码器FPGA48复位信号，DSP_RST-DSP重新复位引导信号，D12_RST-USB控制器复位信号。ARM51与LCD控制器的接口信号为：VD7～0-三态图像数据总线，VFRAME-LCD图像帧同步信号，VLINE-LCD的图像行同步信号，VCLK-LCD的图像像素输出时钟信号，VM-LCD变极性信号，用于转变行列电压的极性，实现像素的亮灭开关，此时LCD显示器以扫描方式工作。ARM51在接收到通信数据后，通过LCD57接口把信息显示出来，同时也可以显示当前系统的工作模式和通信状态，指导用户使用键盘控制系统的运行。ARM控制器51与USB控制器55(型号为PDIUSBD12)相连接的信号为：ARMD7～0-ARM51数据总线信号，A0-数据/命令选择信号，D12_RST-USB控制器复位信号，ARM_RD-ARM异步读取信号，ARM_WR-ARM51异步写入信号，D12_CS-USB控制器55片选信号。USB控制器55的最高速率可达2Mb/s，USB接口电路将从ARM51数据总线上的数据转换成USB的PID数据包，以差分信号的形式有D+、D-数据线发送到USB信道上，PC机也可以通过USB信道给通信系统发送数据包，由USB控制器D12接收，通过D12_INT中断通知ARM控制器51。CAN总线控制器56(型号为SJA1000)与ARM51相连的信号为：ARMD7～0-ARM51双向数据总线信号，CAN_CS-CAN控制器56片选信号，ALE-地址锁存信号，RD-异步读取信号，WR-异步写入信号，CAN_INT-数据接收中断信号。ARM51将向下位机的控制信号通过CAN控制器56的TxD+、TxD-以差分信号的形式，经由网络发送变压器59发送到10BaseT的以太网信道。下位机的状态信号也在10BaseT的以太网信道上传输，经过网络接收变压器被CAN控制器56的RxD+、RxD-管脚接收。

本发明全数字化空间光通信阵列信号分集接收系统，经分析和初步实验有望在任何时间、任何地点、任何条件下，实现两通信节点间的高速数据链路级通信连接。

Claims (2)

1.一种全数字化空间光通信阵列信号分集接收系统，其特征在于包括一个上位接收机和多台安装在各自的万向轴旋转机构上的下位通信接收机，每台下位通信接收机具有下位机跟瞄模块(1)和下位机通信接收模块(2)，上位接收机具有上位机信号处理模块(3)：

所述的下位机跟瞄模块(1)的构成为：视频模数变换器(12)与电荷耦合器件探测器(9)相连，该视频模数变换器(12)通过第一复杂可编程逻辑(11)连接第一静态随机存储器(14)和第二静态随机存储器(15)，第一数字信号处理器(10)通过所述的第一复杂可编程逻辑(11)连接到第一静态随机存储器(14)和第二静态随机存储器(15)，微控制器(13)与第一数字信号处理器(10)相连，该微控制器(13)分别连接第一控制器局域网络控制器(18)和下位通信接收机安装的万向轴轴旋转机构的步进电机驱动器(19)，第一数字信号处理器(10)分别与第一同步动态随机存储器(16)和闪存(17)相连；

所述的下位机通信接收模块(2)的构成是：雪崩光电二极管(34)与模数变换器(31)相连，该模数变换器(31)通过第二复杂可编程逻辑(30)与第一先入先出缓存(32)相连，第二数字信号处理器(37)通过第二复杂可编程逻辑(30)连接到第一以太网控制器(33)，第二数字信号处理器(37)和第一先入先出缓存(32)相连，第二数字信号处理器(37)分别与第二同步动态随机存储器(38)和第一串行可擦除只读存储器(39)相连；

上位机信号处理模块(3)的构成为：第三数字信号处理器(46)通过第三复杂可编程逻辑(40)分别连接到第二以太网控制器(41)、第二先入先出缓存器(44)和第三先入先出缓存器(49)，第三先入先出缓存器(49)与现场可编程门阵列(48)相连，现场可编程门阵列(48)与先进精简指令集处理器(51)相连，该先进精简指令集处理器(51)分别连接第二控制器局域网络控制器(56)、液晶显示器(57)和通用串行总线控制器(55)，第三数字信号处理器(46)分别与第三同步动态随机存储器(45)和第二串行可擦除只读存储器(47)相连；

所述的下位机跟瞄模块(1)通过控制器局域网络总线与上位机信号处理模块(3)的第二控制器局域网络控制器(56)相连，下位机通信接收模块(2)的第一以太网控制器(33)通过以太网与上位机信号处理模块(3)的第二以太网控制器(41)相连。

2.根据权利要求1所述的全数字化空间光通信阵列信号分集接收系统，其特征在于所述的上位机信号处理模块(3)还设有通用串行接口，该接口能够通过通用串行总线与其它计算机相连。

Images