CN1979893A - 横向双重扩散式金属氧化物半导体晶体管及其制造方法 - Google Patents
横向双重扩散式金属氧化物半导体晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1979893A CN1979893A CN 200510126971 CN200510126971A CN1979893A CN 1979893 A CN1979893 A CN 1979893A CN 200510126971 CN200510126971 CN 200510126971 CN 200510126971 A CN200510126971 A CN 200510126971A CN 1979893 A CN1979893 A CN 1979893A
- Authority
- CN
- China
- Prior art keywords
- substrate
- doped source
- field oxide
- region
- source polar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种横向双重扩散式金属氧化物半导体晶体管,包括衬底、第一阱区、漏极区、第二阱区以及源极区。衬底具有第一导电型杂质,具有第二导电型杂质的第一阱区,位于部分衬底中。漏极区位于第一阱区中。具有第一导电型杂质的第二阱区,位于部分衬底中。源极区位于第二阱区中,源极区包括轻掺杂源极区以及重掺杂源极区,都由衬底的上表面向下延伸,轻掺杂源极区的深度大于重掺杂源极区。
Description
技术领域
本发明涉及一种横向双重扩散式金属氧化物半导体晶体管,尤其涉及一种具有双重扩散式源极区域的横向双重扩散式金属氧化物半导体晶体管。
背景技术
当半导体元件愈做愈小,漏极与源极之间的沟道长度也随之缩短,因此晶体管的操作速度将加快。但是金属氧化物半导体晶体管(Metal OxideSemiconductor Transistor,MOS)的沟道长度并不能无限制的缩短,当沟道长度缩短到某一特定程度之后,各种因沟道长度变小所衍生的问题便会发生,其中之一便是热载流子效应(Hot Carrier Effect)。
传统上,广泛地为大家所采用的解决热载流子效应的方法,就是在原来的MOS的源极与漏极接近沟道的地方,再增加一组掺杂程度较原来N型源极与漏极为低的N型区,这种结构称之为轻掺杂漏极结构(Lightly DopedDrain)。以下详述其结构及制造方法。
请参照图1A~1G,其绘示根据传统横向双重扩散金属氧化物半导体晶体管的制造方法。本实施例的N型横向双扩散金属氧化物半导体晶体管(Laterally Double-Diffused Metal Oxide Semiconductor Transistor,LDNMOS)的制造方法包括下列步骤。
首先,提供P型衬底110,形成N型第一阱区112于部分衬底110中,且形成P型第二阱区114于部分衬底110中,如图3A所示。
接着,形成多个场氧化层于衬底110的上表面,多个场氧化层其中的第一场氧化层122及第二场氧化层124位于第一阱区112,多个场氧化层其中的第三场氧化层126及第四场氧化层128位于第二阱区114,如图1B所示。
然后,形成栅极141于部分衬底110以及部分第二场氧化层124上,如图1C所示。
然后,利用自对准工艺(self-alignment)形成漏极区于第一阱区112中,并且形成具有轻掺杂漏极结构(lightly doping drain,LDD)的源极区于第二阱区114中,其详细流程包括下列步骤:首先,利用光掩模形成图案化光致抗蚀剂层130于衬底110上,图案化光致抗蚀剂层130具有开口132,开口132暴露出位于第三场氧化层126以及第一场氧化层122之间的衬底110,如图1D所示。接着,进行离子注入;透过开口132将N型杂质注入衬底110中,并据以形成轻掺杂源极区162及轻掺杂漏极区152于衬底110中,如图1D所示。
在移除图案化光致抗蚀剂层130之后,形成间隙壁(spacer)148于栅极141的侧面,据以形成栅极结构140,如图1E所示。接着,如图1F所示,利用相同的光掩模形成相同图案的光致抗蚀剂层134于衬底110上,并透过开口136进行离子注入工艺。以具有间隙壁148的栅极结构140为掩模,将高浓度的N型杂质,注入衬底110中,据以形成重掺杂源极区164以及重掺杂漏极区154于衬底110中。在此工艺中,轻掺杂漏极区152与重掺杂漏极区154完全重迭在一起;轻掺杂源极区162与重掺杂源极区164则不完全重迭,轻掺杂源极区162会突出于重掺杂源极区164的侧面,并位于间隙壁148的下方。也就是说,源极区利用自对准工艺形成轻掺杂漏极结构。
然后,去除图案化光致抗蚀剂层134之后,并将P型杂质注入衬底110中以形成P型杂质阱170,藉此就完成了横向双重扩散式金属氧化物半导体晶体管100,如图1G所示。
然而,轻掺杂漏极结构无法有效改善热载流子效应问题,导致晶体管的操作电压仍需控制在一定强度之下,否则同样会产生电击穿(ElectricalBreakdown)问题。在晶体管操作电压超过临界值时,沟道内的横向电场增加,使沟道中产生热电子。具有高能量的热电子撞击漏极而产生许多电子空穴对,使得沟道内接近漏极区域的载流子数量上升,称为载流子倍增(CarrierMultiplication)现象。产生的电子通常吸往漏极而增加漏极的电流大小,部分电子射入栅极氧化层中。产生的空穴将流往衬底,而产生衬底电流(substratecurrent),另一部份空穴则被源极所收集,加强NPN现象,促使更多的载流子倍增,最后发生电击穿。
发明内容
有鉴于此,本发明的目的就是在于提供一种横向双重扩散金属氧化物半导体晶体管,其源极区域采用双重扩散式结构,可改善热载流子效应,藉此提高源极的驱动电压。
根据本发明,提供了一种横向双重扩散式金属氧化物半导体晶体管,包括衬底、第一阱区、漏极区、第二阱区以及源极区。衬底具有第一导电型杂质,具有第二导电型杂质的第一阱区位于部分衬底中。漏极区位于第一阱区中。具有第一导电型杂质的第二阱区位于部分衬底中。源极区位于第二阱区中,源极区包括轻掺杂源极区以及重掺杂源极区,都由衬底的上表面向下延伸,轻掺杂源极区的深度大于重掺杂源极区。
根据本发明,还提供了一种横向双扩散金属氧化物半导体晶体管的制造方法,包括下列步骤:(a)提供具有第一导电型杂质的衬底;(b)形成具有第二导电型杂质的第一阱区于部分衬底中;(c)形成具有第一导电型杂质的第二阱区于部分衬底中;(d)形成多个场氧化层于衬底的上表面,多个场氧化层其中的第一场氧化层及第二场氧化层位于第一阱区,多个场氧化层其中的第三场氧化层位于第二阱区;(e)形成栅极于部分衬底以及部分第二场氧化层上;(f)形成漏极区于第一阱区中;以及(g)形成源极区于第二阱区中,源极区包括轻掺杂源极区和重掺杂源极区,都由衬底的上表面向下延伸,其中,轻掺杂源极区的深度大于重掺杂源极区的深度。
为让本发明的上述目的、特征和优点能更明显易懂,下文特举一优选实施例,并配合附图作详细说明如下。
附图说明
图1A~1G说明根据传统横向双重扩散金属氧化物半导体晶体管的制造方法。
图2是说明根据本发明实施例一的横向双重扩散式金属氧化物半导体晶体管的结构图。
图3A~3Q是说明根据本发明实施例一的横向双扩散金属氧化物半导体晶体管的制造方法。
图4是说明根据本发明实施例二的横向双重扩散金属氧化物半导体晶体管的结构图。
图5A~5I是说明根据本发明实施例二的横向扩散金属氧化物半导体晶体管的制造方法中形成源极区及漏极区的方法流程图。
图6是比较传统LDMOS与本实施例二的LDMOS的栅极电压与衬底电流的关系图。
主要元件符号说明
100:传统横向双重扩散金属氧化物半导体晶体管
110:衬底
112:第一阱区
114:第二阱区
120:四乙基正硅酸盐层
121:氮化硅层
121a、121b、121c、121d:开口
122:第一场氧化层
124:第二场氧化层
126:第三场氧化层
128:第四场氧化层
130:图案化光致抗蚀剂层
132:开口
134:图案化光致抗蚀剂层
136:开口
140:栅极结构
141:栅极
148:间隙壁
149:二氧化硅层
150:漏极区
152:轻掺杂漏极区
154:重掺杂漏极区
160:源极区
162:轻掺杂源极区
164:重掺杂源极区。
170:第一杂质阱
200:横向双重扩散金属氧化物半导体晶体管
210:衬底
212:第一阱区
214:第二阱区
220:四乙基正硅酸盐层
221:氮化硅层
221a、221b、221c、221d:开口
222:第一场氧化层
224:第二场氧化层
226:第三场氧化层
228:第四场氧化层
230:图案化光致抗蚀剂层
232:开口
234:图案化光致抗蚀剂层
236:开口
238:图案化光致抗蚀剂层
239:开口
240:栅极结构
242:栅极氧化层
244:多晶硅层
246:栅极硅化金属层
248:间隙壁
249:二氧化硅层
250:漏极区
252:轻掺杂漏极区
254:重掺杂漏极区
260:源极区
262:轻掺杂源极区
264:重掺杂源极区。
270:第一杂质阱
300:横向双重扩散金属氧化物半导体晶体管
330:图案化光致抗蚀剂层
331:第一开口
334:图案化光致抗蚀剂层
335:开口
336:第二开口
350:漏极区
352:轻掺杂漏极区
354:重掺杂漏极区
360:源极区
362:轻掺杂源极区
364:重掺杂源极区。
370:第一杂质阱
具体实施方式
本发明的主要概念是提供一种横向双重扩散式金属氧化物半导体晶体管的源极结构,采用双重扩散式结构(Double Diffused Drain,DDD)。也就是说,源极包括一轻掺杂源极区以及一重掺杂源极区,其中轻掺杂源极区的深度大于重掺杂源极区的深度。以下列举几组实施例为例做详细说明,但是,下列的文字及图标仅为示范及说明,并不会对本发明的欲保护范围进行限缩。本发明的保护范围仍以权利要求所述为限。以下以LDNMOS为例,但本领域技术人员当可明了,本发明并不限定于N型MOS,也可应用于PMOS,COMS。
实施例一
请参照图2,其绘示根据本发明的实施例一的横向双重扩散式金属氧化物半导体晶体管的结构图。本实施例的横向双重扩散式金属氧化物半导体晶体管200包括衬底210、第一阱区212、第二阱区214、多个场氧化层(FieldOxide,FOX)222、224、226及228、栅极结构240、漏极区250以及源极区260。衬底210具有第一导电型杂质,以LDNMOS为例,衬底210为P型衬底。第一阱区212具有第二导电型杂质,例如是N型杂质,并位于部分衬底210中。第二阱区214具有第一导电型杂质,例如是P型杂质,并位于部分衬底210中。多个场氧化层都形成于衬底210上,多个场氧化层其中的第一场氧化层222以及第二场氧化层224位于第一阱区212,多个场氧化层其中的第三场氧化层226位于第二阱区214。栅极结构240设置于部分衬底上210以及部分第二场氧化层224上。栅极结构240包括栅极及间隙壁248;栅极包括栅极氧化层(gate oxide)242、多晶硅层244以与栅极硅化金属层246。栅极氧化层242形成于部分衬底210上以及部分第二场氧化层224上。多晶硅层244设置于栅极氧化层242上。栅极硅化金属层246设置于多晶硅层244上。间隙壁(spacer)248设置于栅极的侧面。漏极区250位于第一阱区212中。源极区260位于第二阱区214中,源极区260包括轻掺杂源极区262以及重掺杂源极区264,都由衬底210的上表面向下延伸,轻掺杂源极区262的深度大于重掺杂源极区264。优选的是,轻掺杂源极区262的宽度大于重掺杂源极区264的宽度。
请参照图3A~3Q,其绘示根据本发明实施例一的横向双重扩散金属氧化物半导体晶体管的制造方法。本实施例的横向双重扩散金属氧化物半导体晶体管的制造方法,包括下列步骤。
首先,提供具有第一导电型杂质的衬底210,形成具有第二导电型杂质的第一阱区212于部分衬底210中,且形成具有第一导电型杂质的第二阱区214于部分衬底210中,如图3A所示。
接着,形成多个场氧化层于衬底210的上表面,多个场氧化层其中的第一场氧化层及第二场氧化层位于第一阱区,多个场氧化层其中的第三场氧化层位于第二阱区。举例来说,形成多个场氧化层的步骤包括:首先,形成四乙基正硅酸盐(Tetraethylorthosilicate,TEOS)层220于衬底210上。之后,形成氮化硅层(Si3N4)221于四乙基正硅酸盐层220上,如图3B所示。接着,图案化氮化硅层220,使得氮化硅层220至少具有三个开口221a、221b及221c,以暴露出四乙基正硅酸盐层220。三开口中的开口221a及221b位于第一阱区212,三开口其余的开口221c位于第二阱区214,如图3C所示。优选的是氮化硅层220具有第四个开口221d,位于第二阱区214,如图3C所示。然后,将整个衬底210送入氧化炉管中,四乙基正硅酸盐层220在含有水气的环境中进行场氧化层的生长。之后,在三开口221a、221b及221c中生长第一场氧化层222、第二场氧化层224与第三场氧化层226于衬底210上,优选的是包括第四场氧化层228,如图3D所示。多个场氧化层其中的第一场氧化层222及第二场氧化层224位于第一阱区212,多个场氧化层其中的第三场氧化层226及第四场氧化层228位于第二阱区214。最后,去除氮化硅层221以及四乙基正硅酸盐层220,如图3E所示。
然后,形成栅极于部分衬底以及部分第二场氧化层上。举例来说,形成栅极的步骤可以包括下列步骤:首先,形成一栅极氧化层242于衬底210以及多个场氧化层222、224、226及228上,然后,依次形成多晶硅层244于栅极氧化层242上,且形成栅极硅化金属层246于多晶硅层244上,如图3F所示。最后,图案化栅极硅化金属层246、多晶硅层244以及栅极氧化层242,并据以形成栅极。且栅极覆盖于部分衬底210以及部分第二场氧化层224上,如图3G所示。
然后,形成漏极区于第一阱区中,并且形成源极区于第二阱区中,源极区包括轻掺杂源极区以及重掺杂源极区,都由衬底的上表面向下延伸,其中,轻掺杂源极区的深度大于重掺杂源极区的深度。优选的是,形成漏极区以及源极区例如包括下列步骤。首先,利用光掩模形成图案化光致抗蚀剂层230于衬底210上,图案化光致抗蚀剂层230具有开口232,开口232暴露出位于第三场氧化层226以与栅极之间的衬底210,如图3H所示。优选的是,开口232暴露出位于第三场氧化层226以及第一场氧化层222之间的衬底210。接着,透过开口232以第一特定能量进行离子注入,并据以形成轻掺杂源极区262于衬底210中,如图3I所示。利用栅极结构240以及场氧化层222、224及226为掩模,将低浓度的第二导电型杂质,例如是N型杂质,注入衬底210中。优选的是,同时形成轻掺杂漏极区252于衬底210中。然后,移除图案化光致抗蚀剂层230,如图3J所示。然后,淀积二氧化硅层249于衬底210上,如图3K所示,并经过各向异性蚀刻(Anisotropic Etch)之后形成间隙壁248于栅极的侧面,据以形成栅极结构240,如图3L所示。接着,利用相同的光掩模形成图案化光致抗蚀剂层234于衬底210上,图案化光致抗蚀剂层234具有开口236,开口236暴露出位于第三场氧化层226以及间隙壁248之间的衬底210,如图3M所示。优选的是,开口236还暴露出位于第三场氧化层226以及第一场氧化层222之间的衬底210。最后,透过开口236以第二特定能量进行离子注入工艺,并据以形成重掺杂源极区264于衬底210中,如图3N所示。利用栅极结构240以及场氧化层222、224及226为掩模,将高浓度的第二导电型杂质,例如是N型杂质,注入衬底210中。优选的是,同时形成重掺杂漏极区254于衬底210中。需注意的是,第一特定能量大于第二特定能量,藉此,重掺杂源极区254的深度小于轻掺杂源极区252的深度。本实施例的制造方法仅仅利用一道光掩模,配合离子注入时的能量转变,即可产生双重扩散式漏极结构(Double-Diffused Drain,DDD)。
接着,去除图案化光致抗蚀剂层234,如图3O所示。然后,利用另一光掩模形成图案化光致抗蚀剂层238,图案化光致抗蚀剂层238具有开口239以暴露出第三场氧化层226以及第四场氧化层228之间的衬底210,如图3P所示。然后,将第一导电型杂质,例如是P型杂质,注入衬底210中以形成第一杂质阱270。最后去除图案化光致抗蚀剂层238,藉此,完成横向双重扩散金属氧化物半导体晶体管200,如图3Q所示。
实施例二
本实施例的横向双重扩散金属氧化物半导体晶体管与上述实施例在结构上的不同之处仅在于源极区及漏极区,其工艺方法也有所不同。在本实施例中,与上述实施例相同的结构也采用相同的标号。
请参照图4,其绘示根据本发明的实施例二的横向双重扩散金属氧化物半导体晶体管的结构图。本实施例的横向双重扩散式金属氧化物半导体晶体管300包括衬底210、第一阱区212、第二阱区214、多个场氧化层222、224、226及228、栅极结构240、漏极区350以及源极区360。漏极区350位于第一阱区212中。源极区360位于第二阱区214中,源极区360包括轻掺杂源极区362以及重掺杂源极区364,都由衬底210的上表面向下延伸,轻掺杂源极区362的深度大于重掺杂源极区364。优选的是,轻掺杂源极区362的宽度大于重掺杂源极区364的宽度。
优选的是,第三场氧化层226与重掺杂源极区364相隔一间距。更优选的是,栅极结构240也与重掺杂源极区364相隔一间距。
本实施例的横向扩散金属氧化物半导体晶体管的制造方法包括许多步骤,与上述实施例的不同之处在于形成漏极区以及源极区的步骤。以下针对形成漏极区以及源极区的步骤进行说明。请参照图5A~5I,其绘示根据本发明的实施例二的横向扩散金属氧化物半导体晶体管的制造方法中形成源极区及漏极区的方法的流程图。
首先,提供衬底210,衬底210具有第一阱区212以及第二阱区214,第一阱区具有第一场氧化层222及第二场氧化层224,第二阱区具有第三场氧化层226及第四场氧化层228,如图5A所示。衬底210上具有栅极,形成于部分衬底210及部分第二场氧化层224上,栅极包括栅极氧化层242、多晶硅层244与门极金属硅化层266。
接着,利用第一光掩模形成图案化光致抗蚀剂层330于衬底210上,图案化光致抗蚀剂层330具有第一开口331,第一开口331暴露出第三场氧化层226以及栅极之间的衬底210,如图5B所示。
然后,透过第一开口331利用离子注入形成轻掺杂源极区362于衬底210中,如图5C所示。利用栅极以及第三场氧化层226为掩模,将低浓度的第二导电型杂质,例如是N型杂质,注入衬底210中。
然后,移除图案化光致抗蚀剂层330,如图5D所示。
然后,淀积二氧化硅层于衬底210上,并经过各向异性蚀刻之后形成间隙壁248于栅极的侧面,并据以形成栅极结构240,如图5E所示。
接着,利用第二光掩模形成图案化光致抗蚀剂层334于衬底210上,图案化光致抗蚀剂层334具有第二开口336,如图5F所示。第二开口336仅暴露出位于第三场氧化层226以及间隙壁248之间的部分衬底210。优选的是,图案化光致抗蚀剂层334还具有另一开口335,暴露出第一场氧化层222及第二场氧化层224之间的衬底210。请同时参照图5B及图5F,第二开口336的宽度X2小于第一开口331的宽度X1。
然后,透过第二开口336利用离子注入形成重掺杂源极区364于衬底210中,如图5G所示。利用图案化光致抗蚀剂层334为掩模,将高浓度的第二导电型杂质,例如是N型杂质,注入衬底210中,以形成重掺杂源极区364。优选的是,同时透过另一开口235利用离子注入形成重掺杂漏极区350于衬底210中,如图5G所示。利用第一场氧化层222以及第二场氧化层224为掩模,将高浓度的第二导电型杂质,例如是N型杂质,注入衬底210中,以形成重掺杂漏极区350。
最后,如图5H所示,去除图案化光致抗蚀剂层334。需注意的是,在图5H中,重掺杂源极区364的深度小于轻掺杂源极区362的深度,且重掺杂源极区364的宽度小于轻掺杂源极区362的宽度。优选的是,第三场氧化层326与重掺杂源极区364相隔一间距。更优选的是,栅极结构240也与重掺杂源极区364相隔一间距。
后续经将第一导电型杂质,例如是P型杂质,注入衬底210中以形成第一杂质阱270。最后去除图案化光致抗蚀剂层238,藉此完成横向双重扩散式金属氧化物半导体晶体管300,如图5I所示。
以下举几组实验结果比较传统LDMOS与实施例二的LDMOS的电气特性。
测试一——衬底电流与栅极电压的关系图
本实验的实验目的在于测试晶体管的使用寿命,常见的测试方法是测试衬底电流的大小。由于热载流子效应其中之一的重要特征即为大量的电流发生于衬底中,而强大的衬底电流通常为降低电气特性、耗损元件、缩短使用寿命的主因。在本实验中,以一逐渐增加的栅极电压(Vg)驱动LDMOS,同时测量衬底电流大小,作为预测热载流子效应的指标。其中,漏极电压固定为22伏特,源极电压固定为0伏特,分别测试传统LDMOS以及本实施例二的LDMOS,并将实验结果说明比较如下。请参照图6,其绘示比较传统LDMOS与本实施例二的LDMOS的栅极电压与衬底电流的关系图。横轴为栅极电压,纵轴为衬底电流,实线标示实施例二的实验曲线,虚线标示传统LDMOS的实验曲线。由图可知,传统LDMOS最多会产生1.3×10-4A的电流,而在相同情况下本实施例二的LDMOS仅产生1.0×10-4A的电流,可明显改善热载流子效应的问题。
进一步地说,正因为改善了热载流子效应,我们可以增加本实施例二的LDMOS的操作电压,扩大元件的应用性。举例来说,受限于操作电压的上限,传统LDMOS的源极端通常接0伏特,仅仅作为接地之用。而本实施例二的源极端可以利用重掺杂源极区与轻掺杂源极区之间的距离控制可耐受的电压强度,重掺杂源极区与轻掺杂源极区之间的间距越大,可耐受的电压越高。如此一来,本实施例二的源极端可以耐受更高的电压,优选的是大于12伏特,因此可应用至功率集成电路(Power IC)。
本发明上述实施例所披露的横向双重扩散金属氧化物半导体晶体管(LDMOS)及其制造方法具有以下的优点。本发明的横向双重扩散金属氧化物半导体晶体管具有双重扩散漏极(Double-Diffused Drain,DDD)的漏极区域,可有效降低衬底电流,明显改善热载流子效应的问题。此外,由于电气特性的改良,本发明的LDMOS的操作电压可以提高,扩大元件的应用性。
综上所述,虽然本发明已以优选实施例披露如上,但并不是用来限定本发明,任何本领域的技术人员,在不背离本发明精神和范围的情况下,都可作各种更动与润饰。因此本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种横向双重扩散式金属氧化物半导体晶体管,其包括:
一衬底,具有一第一导电型杂质;
一具有第二导电型杂质的一第一阱区,位于部分该衬底中;以及
一漏极区,位于该第一阱区中;
具有第一导电型杂质的一第二阱区,位于部分该衬底中;以及一源极区,位于该第二阱区中,该源极区包括一轻掺杂源极区以及一重掺杂源极区,都由该衬底的一上表面向下延伸,该轻掺杂源极区的深度大于该重掺杂源极区。
2.如权利要求1所述的横向双重扩散式金属氧化物半导体晶体管,其中,该轻掺杂源极区的宽度大于该重掺杂源极区的宽度。
3.如权利要求1所述的横向双重扩散式金属氧化物半导体晶体管,还包括多个场氧化层,都形成于该衬底上,所述多个场氧化层其中的一第一场氧化层以及一第二场氧化层位于该第一阱区,所述多个场氧化层其中的一第三场氧化层位于该第二阱区;
其中,该第三场氧化层与该重掺杂源极区相隔一间距。
4.如权利要求3所述的横向双重扩散式金属氧化物半导体晶体管还包括一栅极结构,设置在部分该衬底上以及部分该第二场氧化层上,其中,该栅极结构包括:
一栅极,包括:
一栅极氧化层,形成于该沟道区上方的该衬底上,以及部分该第二
场氧化层上;
一多晶硅层,设置于该栅极氧化层上;以及
一金属层,设置于该多晶硅层上;以及
一间隙壁,设置于该栅极的侧面。
5.如权利要求4所述的横向双重扩散式金属氧化物半导体晶体管,其中,该栅极结构与该重掺杂源极区相隔一间距。
6.一种横向双重扩散式金属氧化物半导体晶体管的制造方法,包括下列步骤:
提供具有一第一导电型杂质的一衬底;
形成具有一第二导电型杂质的一第一阱区于部分该衬底中;
形成具有该第一导电型杂质的一第二阱区于部分该衬底中;
形成多个场氧化层于该衬底的一上表面,所述多个场氧化层其中的一第一场氧化层及一第二场氧化层位于该第一阱区,所述多个场氧化层其中的一第三场氧化层位于该第二阱区;
形成一栅极于部分该衬底以及部分该第二场氧化层上;
形成一漏极区于该第一阱区中;以及
形成一源极区于该第二阱区中,该源极区包括一轻掺杂源极区以及一重掺杂源极区,都由该衬底的一上表面向下延伸,其中,该轻掺杂源极区的深度大于该重掺杂源极区的深度。
7.如权利要求6所述的方法,其中,形成所述多个场氧化层的步骤包括:
形成一四乙基正硅酸盐层于该衬底上;
形成一氮化硅层于该四乙基正硅酸盐层上;
图案化该氮化硅层,使得该氮化硅层具有三个开口,该三开口其中之二位于该第一阱区,该三开口其余之一位于该第二阱区;
于该三开口中生长该第一场氧化层、该第二场氧化层与该第三场氧化层于该衬底上;
去除该氮化硅层以及该四乙基正硅酸盐层。
8.如权利要求7所述的方法,其中,形成该源极区的步骤还包括:
利用一光掩模形成一图案化光致抗蚀剂层于该衬底上,该图案化光致抗蚀剂层具有一开口,该开口暴露出位于该第三场氧化层以及该栅极之间的该衬底;
透过该开口以一第一特定能量进行离子注入,并据以形成一轻掺杂源极区于该衬底中;
移除该图案化光致抗蚀剂层;
形成一间隙壁于该栅极的侧面;
利用该光掩模形成一图案化光致抗蚀剂层于该衬底上,该图案化光致抗蚀剂层具有一开口,该开口暴露出位于该第三场氧化层以及该间隙壁之间的该衬底;
透过该开口以一第二特定能量进行离子注入工艺,并据以形成一重掺杂源极区于该衬底中;
其中,该第一特定能量大于该第二特定能量,藉此,该重掺杂源极区的深度小于该轻掺杂源极区深度。
9.如权利要求7所述的方法,其中,形成该源极区的步骤进一步包括:
利用一第一光掩模形成一图案化光致抗蚀剂层于该衬底上,该图案化光致抗蚀剂层具有一第一开口,该第一开口暴露出该第三场氧化层以及该栅极之间的该衬底;
透过该第一开口利用离子注入形成一轻掺杂源极区于该衬底中;
移除该图案化光致抗蚀剂层;
形成一间隙壁于该栅极的侧面;
利用一第二光掩模形成一图案化光致抗蚀剂层于该衬底上,该图案化光致抗蚀剂层具有一第二开口,该第二开口的宽度小于该第一开口的宽度,且该第二开口暴露出位于该第三场氧化层以及该间隙壁之间的部分该衬底;以及
透过该第二开口利用离子注入形成一重掺杂源极区于该衬底中,藉此,该重掺杂源极区的深度小于该轻掺杂源极区的深度,且该重掺杂源极区的宽度小于该轻掺杂源极区的宽度。
10.如权利要求9所述的方法,其中,该第二开口的宽度小于该第三场氧化层与该间隙壁之间的距离。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510126971 CN1979893A (zh) | 2005-11-29 | 2005-11-29 | 横向双重扩散式金属氧化物半导体晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510126971 CN1979893A (zh) | 2005-11-29 | 2005-11-29 | 横向双重扩散式金属氧化物半导体晶体管及其制造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410224706.6A Division CN103972294A (zh) | 2005-11-29 | 2005-11-29 | 横向双重扩散式金属氧化物半导体晶体管及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1979893A true CN1979893A (zh) | 2007-06-13 |
Family
ID=38130979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510126971 Pending CN1979893A (zh) | 2005-11-29 | 2005-11-29 | 横向双重扩散式金属氧化物半导体晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1979893A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101546769B (zh) * | 2008-03-28 | 2010-12-22 | 盛群半导体股份有限公司 | 集成电路及其静电放电防护方法 |
CN102110712B (zh) * | 2009-12-23 | 2012-06-27 | 旺宏电子股份有限公司 | 侧向功率金属氧化物半导体场效应晶体管结构及制造方法 |
CN102623355A (zh) * | 2012-04-17 | 2012-08-01 | 上海华力微电子有限公司 | N-ldmos的制造方法 |
CN113644132A (zh) * | 2021-07-13 | 2021-11-12 | 上海华力集成电路制造有限公司 | 一种基于soi晶圆双栅极的dmos器件及其制造方法 |
-
2005
- 2005-11-29 CN CN 200510126971 patent/CN1979893A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101546769B (zh) * | 2008-03-28 | 2010-12-22 | 盛群半导体股份有限公司 | 集成电路及其静电放电防护方法 |
CN102110712B (zh) * | 2009-12-23 | 2012-06-27 | 旺宏电子股份有限公司 | 侧向功率金属氧化物半导体场效应晶体管结构及制造方法 |
CN102623355A (zh) * | 2012-04-17 | 2012-08-01 | 上海华力微电子有限公司 | N-ldmos的制造方法 |
CN113644132A (zh) * | 2021-07-13 | 2021-11-12 | 上海华力集成电路制造有限公司 | 一种基于soi晶圆双栅极的dmos器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7829408B2 (en) | Laterally double-diffused metal oxide semiconductor transistor and method for fabricating the same | |
US7220646B2 (en) | Integrated circuit structure with improved LDMOS design | |
US6876035B2 (en) | High voltage N-LDMOS transistors having shallow trench isolation region | |
US6277675B1 (en) | Method of fabricating high voltage MOS device | |
US6091118A (en) | Semiconductor device having reduced overlap capacitance and method of manufacture thereof | |
US20140320174A1 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures | |
US8362558B2 (en) | Low on-resistance lateral double-diffused MOS device | |
US5264380A (en) | Method of making an MOS transistor having improved transconductance and short channel characteristics | |
JPH0575115A (ja) | 半導体装置およびその製造方法 | |
US20070212823A1 (en) | Method for integrating DMOS into sub-micron CMOS process | |
US7196375B2 (en) | High-voltage MOS transistor | |
US7247909B2 (en) | Method for forming an integrated circuit with high voltage and low voltage devices | |
US6030875A (en) | Method for making semiconductor device having nitrogen-rich active region-channel interface | |
CN1979893A (zh) | 横向双重扩散式金属氧化物半导体晶体管及其制造方法 | |
KR20130124560A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US6153473A (en) | Method of symmetrically implanted punch-through stopper for a rugged DMOS power device | |
CN112018187B (zh) | Ldmos器件及其制造方法 | |
EP1142012A4 (en) | METHOD FOR PRODUCING A HIGH-PERFORMANCE RF FIELD EFFECT TRANSISTOR WITH REDUCED INJECTION OF HOT ELECTRONS AND RESULTANT STRUCTURE | |
US6025238A (en) | Semiconductor device having an nitrogen-rich punchthrough region and fabrication thereof | |
CN103972294A (zh) | 横向双重扩散式金属氧化物半导体晶体管及其制造方法 | |
US5913116A (en) | Method of manufacturing an active region of a semiconductor by diffusing a dopant out of a sidewall spacer | |
KR100546496B1 (ko) | 비휘발성 반도체 기억 장치 및 그 제조 방법 | |
KR100428931B1 (ko) | 반도체 장치 및 그의 제조방법 | |
KR100279745B1 (ko) | 트렌치 게이트 구조를 갖는 전력소자 및 그 제조방법 | |
US6429082B1 (en) | Method of manufacturing a high voltage using a latid process for forming a LDD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20070613 |