CN1971546B - 计算机系统 - Google Patents
计算机系统 Download PDFInfo
- Publication number
- CN1971546B CN1971546B CN2006101447959A CN200610144795A CN1971546B CN 1971546 B CN1971546 B CN 1971546B CN 2006101447959 A CN2006101447959 A CN 2006101447959A CN 200610144795 A CN200610144795 A CN 200610144795A CN 1971546 B CN1971546 B CN 1971546B
- Authority
- CN
- China
- Prior art keywords
- resource
- bus
- computer
- computer module
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
在由一个系统模块和n个周边模块构成的计算机系统中,各周边模块(20)具有中断选择部(21)、时钟选择部(22)、调停信号选择部(23)、资源决定部(24)、位置识别部(25)。位置识别部(25)与系统模块中存在的位置设定部(14)联合,识别本模块内的系统内的位置,自律地决定模块使用的总线资源。各周边模块(20)用中断选择部(21)、时钟选择部(22)、调停信号选择部(23)选择使用决定的总线资源,从而能在系统内匹配、设定总线资源。提供在堆积连接多个计算机模块的堆栈方式的总线系统中,能自动匹配、分配时钟或中断等总线资源的计算机系统。
Description
技术领域
本发明涉及由通过总线连接的多个计算机模块构成的计算机系统,特别是涉及应用于调整总线的时钟或中断等总线资源的方式和装置结构中有效的技术。
背景技术
例如,关于通过总线连接计算机模块的方式,把非专利文献1中描述的总线技术作为例子列举。即多个计算机模块或输入输出模块(以下称作计算机模块类)通过堆栈方式的连接器连接的PC/104-Plus(以下称作公知例1)。
公知例1作为总线协议采用非专利文献2所示的Peripheral ComponentInterconnect(PCI)总线,电信号线依据PCI总线规格。
在本说明书中把为了管理运用总线所必要的信号称作总线资源。作为总线资源,能列举用于总线上连接的设备同步工作的时钟信号、调停总线的使用权的总线调停信号(总线请求/总线同意)、用于在设备间通知事件的总线中断信号、在设备的配置时指定设备的IDSEL信号等。
在所述公知例1中,要求用1处的模块管理总线资源,在其它模块中独占地连接总线资源。作为该方式,由开关或跳线按照模块的物理位置设定的例子在公知例1中表示。
而在专利文献1(以下称作公知例2)中描述准备多个管理总线调停信号的总线调停装置,把其中之一有效化的技术。
在公知例2中,具有总线调停装置的同一结构的数据处理装置把总线信号与预先布线的底板连接。必须在总线系统上只把一个受理总线调停信号并且管理的总线调停装置激活。为了实现该目的,在公知例2中,描述只把多个总线调停装置中的一个总线调停装置激活的技术。
[专利文献1]特开2000-347991号公报
[非专利文献1]PC/104 Embedded Consortium“PC/104-PlusSpecification Version 2.0”
[非专利文献2]PCI SIG“PCI Local Bus Specification Rev 2.3”。
可是,在上述的公知例中,在以下描述的点存在课题。
即在公知例1的方式中,关于有必要独占地分配的总线资源,在组装计算机模块类时有必要用手工作业设定。在公知例1中,采用堆栈方式的总线连接器,所以对全部计算机模块供给同一信号组。计算机模块自身没有动态通知应该取得的总线资源的部件。因此,计算机模块类无法自律地从信号组自身选择必要的资源。因此,有必要由手工作业设定总线资源。
如果用手工作业设定总线资源时无法进行适当的设定,则在总线工作时总线的输出冲突。根据情形,有可能达到设备的破坏。
此外,在公知例2的方式中,连接多个数据处理装置的底板是必要的。在公知例2中,各数据处理装置输入输出的总线调停信号通过利用底板,布线到适当的去向。而PC/104-Plus等堆栈方式的总线中,如上所述,对全部计算机模块类布置同一信号组。因此,如果是同一电路结构的数据处理装置,就进行对同一总线调停信号的输入输出,所以信号冲突。关于时钟信号和其它总线资源,也产生同样的问题。
发明内容
因此,鉴于以上的问题的本发明的目的在于,提供在堆积连接多个计算机模块的堆栈方式的总线系统中,能自动匹配分配时钟或中断等总线资源的计算机系统。
本发明的所述和其它目的和新特征从本说明书和附图变得清楚。
如果说明本申请中描述的发明中代表的概要,则如下所述。
本发明应用于通过具有中断或时钟等总线资源的系统总线,多个计算机模块结合构成的计算机系统,所述系统总线是堆积连接所述多个计算机模块的堆栈方式的系统总线,具有以下的特征。
(1)第一计算机模块具有输出位置设定信息的位置设定部件、总线资源管理部件。第二计算机模块包含:根据所述位置设定信息,识别该模块的位置,输出位置信息的位置识别部件;从位置信息决定该模块使用的总线资源,输出资源选择信息的资源决定部件;从资源选择信息选择总线资源的资源选择部件。而且,关于总线资源管理部件管理的总线资源,第二计算机模块领受第一计算机模块设定的位置设定信息,按照第二计算机模块自身的位置,选择使用总线资源。
(2)第一计算机模块具有总线资源管理部件。第二计算机模块具有:识别该模块的位置,输出位置信息的位置识别部件;从位置信息决定该模块使用的总线资源,输出资源选择信息的资源决定部件;从资源选择信息选择总线资源的资源选择部件。而且,关于总线资源管理部件管理的总线资源,第二计算机模块按照第二计算机模块自身的位置,选择使用总线资源。
(3)第一计算机模块具有输出位置设定信息的位置设定部件、时钟管理部件。第二计算机模块具有:根据所述位置设定信息,识别该模块的位置,输出位置信息的位置识别部件;从位置信息决定该模块使用的总线资源,输出资源选择信息的资源决定部件;从资源选择信息选择或管理总线资源的资源选择管理部件。而且,关于时钟管理部件或资源选择管理部件管理的总线资源,第二计算机模块领受第一计算机模块设定的位置设定信息,按照第二计算机模块自身的位置,选择使用总线资源。
(4)第一计算机模块具有时钟管理部件。第二计算机模块具有:识别该模块的位置,输出位置信息的位置识别部件;从位置信息决定该模块的使用的总线资源,输出资源选择信息的资源决定部件;从资源选择信息选择或管理总线资源的资源选择管理部件。而且,关于时钟管理部件或资源选择管理部件管理的总线资源,第二计算机模块按照第二计算机模块自身的位置,选择使用总线资源。
(5)第二计算机模块具有:识别该模块的位置,输出位置信息的位置识别部件;从位置信息决定该模块使用的总线资源,输出资源选择信息的资源决定部件;从资源选择信息选择或管理总线资源的资源选择管理部件。而且关于资源选择管理部件管理的总线资源,,第二计算机模块按照计算机模块自身的位置,选择使用总线资源。
(6)在所述(1)~(5)中,资源决定部件具有资源设定开关、手动有效开关。而且,通过手动有效开关使手动设定有效时,由资源设定开关输出资源选择信息。
(7)在所述(1)~(6)中,第二计算机模块由多个构成,分别具有与位置识别部件连接的一对位置信息用的连接器。而且,多个第二计算机模块分别不依存于堆积的物理位置,通过一对位置信息用的连接器用堆栈方式连接。
如果简单说明由本申请描述的发明中代表性的发明取得的效果,则如下所述。
根据本发明,在由多个计算机模块构成的计算机系统中,各计算机模块能自律地选择自身使用的时钟和中断信号等总线资源,所以能排除以往的手工作业引起的误设定,能防止设备的故障。此外,不依存于堆积的物理位置,所以计算机模块的组装的自由度提高,能取得减轻计算机系统的结构中花费的时间和成本。
附图说明
下面简要说明附图。
图1是表示本发明实施例1的计算机系统的结构一例的图。
图2是表示本发明实施例1的计算机系统的物理连接的一例的图。
图3是表示在本发明实施例1的计算机系统中,构成信号的选择部的基本电路(a)和其功能(b)的一例的图。
图4是表示在本发明实施例1的计算机系统中,中断选择部(a)、时钟选择部(b)、调停信号选择部(c)的结构的一例的图。
图5是表示在本发明实施例1的计算机系统中,资源决定部的结构(a)和功能(b)的一例的图。
图6是表示在本发明实施例1的计算机系统中,关于位置设定部和位置识别部的结构的一例的图。
图7是表示本发明实施例2的计算机系统的结构一例的图。
图8是表示在本发明实施例2的计算机系统中,中断选择/处理部(a)、构成它的中断处理活性部(b)、缓存器(c)的结构的一例的图。
图9是表示在本发明实施例2的计算机系统中,调停信号选择/处理部的结构的一例的图。
图10是表示在本发明实施例3的计算机系统的结构的一例的图。
图11是表示在本发明实施例3的计算机系统中,位置识别部的结构(a)及其功能(b)、(c)的一例的图。是表示在本发明实施例3的计算机系统中,
图12是表示在本发明实施例3的计算机系统中,时钟选择生成部的结构的一例的图。
符号的说明。
10-系统模块;11-中断管理部;12-时钟生成部;13-判优器;14-位置设定部;15、30、31-总线连接器;16、32、33-位置信息连接器;20、80、100-周边模块;21-中断选择部;22-时钟选择部;23-调停信号选择部;24-资源决定部;25、101-位置识别部;50-选择基本电路;51-译码元件;52-开关元件;60-开关选择部;62-选择信号生成部;64-工作(pull up)电阻;66-位置寄存器;70-时钟模块;81-中断选择/处理部;82-调停信号选择/处理部;90-中断处理活性部;91-缓存器;92-中断管理部;94-NOR栅极;95-三状态缓存器;96-调停处理活性部;97-判优功能部;102-时钟选择/生成部;110-位置信息生成部;111-电阻部;120-时钟活性部;121-时钟驱动器。
具体实施方式
下面根据附图说明本发明的实施例。须指出的是,在用于说明实施例的全图中,原则上对相同的构件赋予相同的符号,省略重复的说明。
本发明的实施例的概念
本发明涉及堆积连接多个计算机模块的堆栈方式的总线系统,在各计算机模块中,自动匹配驱动总线资源。
(实施例1)
图1是表示本发明实施例1的计算机系统的结构一例的图。本实施例的计算机系统由作为多个计算机系统的一个系统模块10和n个(1≤n≤N)的周边模块20(赋予和个数对应的下标,表示为20-1~20-n)构成。这里,N是由计算机系统规定的最大周边模块连接数。
图2表示关于系统模块10和周边模块20-1~20-n的连接的物理连接的一例。系统模块10和周边模块20由总线连接器15和总线连接器31结合,由位置信息连接器16和位置信息连接器33结合。此外,周边模块20彼此间由总线连接器30和总线连接器31结合,由位置信息连接器32和位置信息连接器33结合。
须指出的是,在图2中,总线连接器15和位置信息连接器16图示为不同的连接器,但是这些连接器变为一体构成,也不失去本发明的效果。关于其它连接器彼此间的组合,也同样。
下面根据图1,说明计算机系统的结构。系统模块10具有中断管理部11、时钟生成部12、判优器13、位置设定部14,输入或输出各总线资源信号(br1~brM、bg1~bgM、ck1~ckN、ir1~irL)、位置识别信号(posX)。在该结构中,中断管理部11、时钟生成部12、判优器13作为总线资源管理部件起作用,此外位置设定部14作为位置设定部件起作用。
须指出的是,图1中的各总线资源信号、位置识别信号的箭头或菱形是在连接器连接部表示信号的逻辑方向,用于辅助理解,是单纯电连接。
此外,在本说明书中,把信号向有效的电位驱动称作声明,把信号向无效的电位驱动称作否定。例如,声明负逻辑的信号是把信号向低电位(表示为Low或“0”)驱动,否定是把信号向高电位(表示为High或“1”)驱动。
中断管理部11具有处理总线上报告的中断信号ir1~irL的功能。中断信号的个数L为任意,并不一定与计算机系统中规定的最大周边模块数N一致。例如,在所述的非专利文献2中描述由多个总线上的设备共享中断信号的技术。在中断管理部11,如果检测到声明总线上的中断信号,就对该模块上的处理器(未图示)通知中断发生。一般,处理器确定中断发生原因,进行与中断原因对应的处理。
时钟生成部12生成用于在总线上连接的设备之间取得数据传送的同步的时钟,用决定的精度驱动总线上的时钟信号。例如,在PCI总线中,在各设备中个别把时钟布线,总线时钟频率33MHz时,相位差为有必要在2ns以内。因此,有必要在各周边设备中选择使用按照到周边设备的距离布线的时钟。本实施例的时钟生成部12为了向各周边模块20上存在的设备(未图示)配置时钟,输出与最大个数相等的N个信号ck1~ckN。
判优器13具有用于管理总线的使用权的功能。判优器13受理总线请求信号br1~brM,把唯一的总线同意信号bg1~bgM有效化。
这里,关于总线请求信号/总线同意信号的本数M,0≤M≤N。即设备在各周边模块为1个时,与总线上能连接的最大周边模块数N相比,要求总线的使用权的总线主控的数M少。
因为使用总线能开始数据传送的设备为一个,所以判优器13只对唯一的设备提供总线使用权。想使用总线的设备使用总线请求信号对判优器13发行总线使用要求。判优器13在要求总线的设备之间决定优先级,声明优先级最高的设备的总线同意信号。作为决定优先级的算法,列举循环方式或固定优先级方式。
位置设定部14具有把来自系统模块10的物理位置对周边模块20通知的功能。根据来自位置设定部14的位置识别信号posX,周边模块20能知道自身的物理位置。位置设定部14或周边模块20的位置识别部25有必要在决定时钟之前工作,所以它们不根据总线的时钟工作。后面描述位置设定部14的细节。
下面说明周边模块20的结构。周边模块20具有中断选择部21、时钟选择部22、调停信号选择部23、资源决定部24、位置识别部25。在该结构中,中断选择部21、时钟选择部22、调停信号选择部23作为资源选择部件工作,此外,资源决定部24作为资源决定部件工作,位置识别部25作为位置识别部件工作。关于这些部位,后面描述细节。这里,简洁地说明各部位的功能。
位置识别部25根据来自位置识别信号posX的输入,识别自身存在的模块的物理位置,输出位置信息27。资源决定部24具有按照位置信息27输出资源选择信号26的功能。
中断选择部21具有按照资源选择信号26,对总线上的中断信号ir1~irL的任意一个输出周边模块20上产生的中断信号irS的功能。
时钟选择部22具有按照资源选择信号26,从总线上的时钟信号ck1~ckN选择,对本模块的设备(未图示)使用的时钟信号ckS输出的功能。
调停信号选择部23具有按照资源选择信号26,把来自本模块上的设备的总线请求信号brS对总线上的总线请求信号br1~brM的任意一个输出,选择总线上的总线同意信号bg1~bgM的一个,对本模块上的设备的总线同意信号bgS输出的功能。
下面使用图1说明各部位的动作。系统模块10和n个周边模块20-1~20-n像图2所示那样预先组装。
这些计算机模块类如果起动,则位置设定部14和各周边模块20中包含的位置识别部25联合,对各周边模块20内的资源决定部24通知位置信息27。位置信息27是与各周边模块20的安装位置对应的信息,所以在各周边模块20中独占地决定。资源决定部24按照位置信息27,对中断选择部21和时钟选择部22、调停信号选择部23通知资源选择信号26。特别是如果对各周边模块20内安装的总线设备不提供时钟ckS,就无法进行动作。因此,在基于时钟选择部22的时钟ckS的决定之前,能不依存于时钟ckS地决定。中断选择部21和时钟选择部22、调停信号选择部23按照资源选择信号26,连接总线上的信号线和本模块内的信号线。通过按以上那样,各周边模块20按照来自系统模块10的位置,自律地决定模块内使用的总线资源(中断、时钟、总线调停信号)。
从以上,根据本实施例,即使各周边模块20是同一电路结构,也能按照来自系统模块10的位置,独占地决定总线资源。因此,能避免由手工作业设定总线资源时能发生的重复设定或无法取得的设定等错误设定。此外,本实施例能用堆积的总线方式进行自动设定,所以能维持扩展性和方便性,并且能以必要的最小限度的尺寸构筑计算机系统。此外,根据本实施例,能削减基于手工作业的设定作业,所以能降低组装计算机时的成本。
图3(a)是表示在本实施例的计算机系统中,构成信号的选择部的基本电路的一例的图。
作为一例,图3(a)表示用于选择4个输入输出信号x[4:1]中的任意一个,连接一个输入输出信号y的电路。在本说明书中,以下为了便于说明,最大的周边模块连接数N=4,进行说明,但是它不表示发明的摘要上限。须指出的是,“x[4:1]”的记录统一表示x[4]、x[3]、x[2]、x[1]的信号和顺序。
选择基本电路50具有选择信号sel[1:0]、输入输出信号y、输入输出信号x[4:1]、译码元件51-1~51-4、开关元件52-1~52-4。开关元件52由半导体的开关元件或传输门实现。这里,表示基于如果对栅极端子外加Low输入,就在源极和漏极之间导通的MOS开关的电路。此外,开关元件的源极和漏极是对称的,信号把能在双向输入输出的元件摘要。
选择基本电路50根据选择信号sel[1:0]的信号取的值的组合,决定输入输出信号y与哪个输入输出信号x[4:1]连接。图3(b)表示该功能。例如,选择信号sel[1:0]都为0时,只有输入输出信号y和输入输出信号x[1]之间的开关元件52-1导通。这时,其他开关元件52-2~52-4非导通,意味着输入输出信号x[4:2]变为高电阻状态(Hi-Z)。
图4是表示使用图3所示的选择基本电路50实现的各选择部的结构的一例的图。图4(a)表示中断选择部21,图4(b)表示时钟选择部22,图4(c)表示调停信号选择部23。
中断选择部21采用图4(a)的结构,如果在“00”~“11”的范围输入资源选择信号26,中断信号irS就选择中断信号ir1~ir4中的任意一个输出。同样,时钟选择部22采用图4(b)的结构,从时钟信号ck1~ck4选择一个,向时钟信号ckS输出。此外,调停信号选择部23采用图4
(c)的结构,总线请求信号brS选择总线请求信号br1~br4中的任意一个输出,从总线同意信号bg1~bg4选择一个,向总线同意信号bgS输出。
根据以上的结构,在中断选择部21、时钟选择部22、调停信号选择部23,使用资源选择信号26,能把总线资源(中断、时钟、总线调停信号)的对应的信号与周边模块内的资源连接。
图5是表示在本实施例的计算机系统中,资源决定部的结构和功能的一例的图。图5(a)表示资源决定部24的内部结构。资源决定部24具有开关选择部60、选择信号生成部62、工作电阻64-1~64-3。63-1~63-2是选择信号生成部62的输出信号,65是开关无效信号。开关选择部60具有开关61~1~61-3。图5(b)是表示选择信号生成部62的输入输出逻辑的真值表。
图5(a)表示考虑与以往的兼容性,包含用于以手工作业设定的开关选择部60时,也能实施本发明。须指出的是,在本发明的实施中,开关选择部60的存在不是必须的,除去开关选择部60,本发明还是有效。
在本实施例中,开关无效信号65为High时、开关选择部60不存在时,选择信号生成部62决定资源选择信号26的状态。开关无效信号65为Low时,开关选择部60决定资源选择信号26的状态。从选择信号生成部62或开关选择部60,资源选择信号26的驱动适合为基于开路漏极方式的驱动。从选择信号生成部62或开关选择部60没有信号线的驱动时,资源选择信号26由于工作电阻64,变为High状态。
使用图5(a)和(b)说明资源决定部24的动作。资源选择信号26由工作电阻64-1~64-2预先设定为Vcc(电源电压)。因此,选择信号生成部62不驱动输出信号63-1~63-2时,即高电阻状态时,资源选择信号26由二进制表示“11”。
选择信号生成部62使用位置信息27和开关无效信号65,决定输出信号63-1~63-2的状态。选择信号生成部62的输入输出信号的真值表如图5(b)所示。图5(b)所示的值全部由二进制表现。“Hi-Z”是没有基于选择信号生成部62的资源选择信号26的驱动的状态。这时,资源选择信号26由于工作电阻64,结果取值1。须指出的是,意味着GND为低电位(值0),Vcc为高电位(值1)。
例如,开关无效信号65是High(“1”),位置信息27是“0010”时,选择信号生成部62通过开路漏极缓存器(没有图示),把输出信号63-1驱动为Low(“0”),把输出信号63-2设定为Hi-Z(通过开路漏极缓存器,不驱动)。此外,开关无效信号65为Low时,与位置信息27的值无关,选择信号生成部62不驱动输出信号63-1~63-2。这时,资源选择信号26只由开关选择部60的输出决定。
通过以上,资源决定部24根据位置信息27,能自动决定资源选择信号26。此外,能使开关选择部60那样的基于手工作业的设定部件共存。
图6是表示在本实施例的计算机系统中,关于位置设定部14和位置识别部25的结构的一例的图。
位置设定部14是系统模块10具有的功能部,具有设定通过位置信息连接器16传递的位置识别信号posX的功能。在图6中,表示把位置识别信号posX的一个设定为High,把其他信号设定为Low的例子。
作为位置设定部14的结构,可以采用设置能从系统模块10内的处理器(没有图示)设定的寄存器,把寄存器的设定信息向posX输出的结构。这时,能从系统模块10变更posX的输出,所以能有意识地变更向周边模块20分配的总线资源。
位置识别部25具有用位置识别信号posY接受、输入从前级的模块输出的位置识别信号posX,输出位置识别信号posX的功能。此外,位置识别部25具有位置寄存器66,具有使用位置识别信号posY设定位置信息27的功能。位置寄存器66反映与该周边模块20安装的物理位置有关的信息。例如,周边模块20中安装的处理器(没有图示)通过参照位置寄存器66,能执行与物理位置对应的软件处理。
须指出的是,在本说明书中,前级的周边模块意味着通过位置信息连接器33连接的周边模块。下一级的周边模块意味着通过位置信息连接器32连接的周边模块。
参照图6说明位置识别部25的动作。在本实施例中,位置识别部25用信号posY接受从前级的模块输出的位置识别信号posX。位置识别信号posY把该信号的值反映到位置寄存器66。此外,同时位置识别信号posY设定位置信息27。
在本实施例中,表示把位置识别信号posY的值旋转,作为位置识别信号posX输出的电路例。即信号posY-1向信号posX-2变换,信号posY-2向信号posX-3变换,信号posY-3向信号posX-4变换,信号posY-4向信号posX-1变换。据此,即使堆栈同一电路结构的周边模块20,各周边模块20的位置信息27也能取不同的值。
例如,周边模块20-1的位置寄存器66的下4位的值为0001(二进制),位置信息27也同样。而周边模块20-2的位置信息27变为0010(二进制)。
在本实施例中,表示位置识别信号posY、posX为4个的结构,但是本发明并不局限于此,能按照周边模块数,扩展信号线数。
此外,在特开2004-326342号公布中描述用于取得本发明的位置信息的部件。使用这样的公开技术或组合,用周边模块20取得位置信息并不限制本发明的效果。
根据本实施例,在由多个周边模块20构成的计算机系统中,各周边模块20能把握自身的物理位置。各周边模块20分别利用位置信息,自律地设定位置信息(中断、时钟、总线调停信号),所以没必要用手工作业设定总线资源。因此,根据本实施例,能减轻设定作业或伴随着它的成本。此外,能防止错误的设定。
此外,根据本实施例,系统模块10预先知道位置识别和资源决定的算法,能知道周边模块20的物理配置和与它关联的总线资源的分配。因此,系统模块10在中断管理部11中,能唯一地知道中断信号ir1~irL分别是来自哪个周边模块的中断。
在本实施例中,作为总线资源,列举时钟和中断、总线调停信号,进行说明,但是本发明的应用并不局限于这些总线资源。例如,关于PCI总线的IDSEL信号,应用本发明的资源选择功能,在各周边模块中,能自律地使用总线资源。
(实施例2)
图7是表示本发明实施例2的计算机系统的结构一例的图。本实施例中使用的符号除非特别打断,与所述实施例1中说明的功能或要素相同。
本实施例的计算机系统由一个时钟模块70和n个(1≤n≤N)周边模块80(赋予和个数对应的下标,表示为80-1~80-n)构成。这里,N是由计算机系统规定的最大周边模块连接数。
本实施例的特征在于:把中断的处理功能和总线调停信号向新的周边模块80集中。通过具备由周边模块80进行中断处理的处理器和操作系统(没有图示),不受所述实施例1的系统模块10的存在制约,能扩展周边模块。
本实施例的计算机系统的物理连接结构除了代替系统模块10,存在时钟模块17,与图2同样。
时钟模块70具有时钟生成部12和位置设定部14。这些功能与所述实施例1的同样。
新的周边模块80具有中断选择/处理部81、时钟选择部22、调停信号选择/处理部82、资源决定部24、位置识别部25。时钟选择部22、资源决定部24、位置识别部25与所述实施例1的同样。
中断选择/处理部81按照资源选择信号26,控制中断信号的输入和输出。即按照资源选择信号26进行动作,把中断信号irS对总线上的任意中断信号输出,或把总线上的中断信号引入,进行中断处理。后面描述详细的结构。
调停信号选择/处理部82按照资源选择信号26,控制调停信号的输入和输出。即按照资源选择信号26进行动作,把总线上的任意总线请求和总线同意与周边模块80的设备(没有图示)的总线请求brS和总线同意bgS连接,或者引入总线上的总线请求和总线同意,进行总线使用权的调停。
使用图7说明各部位的动作。如果取得这些计算机模块类,就与所述实施例1同样,位置设定部14和位置识别部25联合,输出资源选择信号26。中断选择/处理部81、时钟选择部22、调停信号选择/处理部82按照资源选择信号26,把总线上的信号线和本模块内的信号线连接,或者引入总线上的信号线,进行处理。据此,周边模块按照来自时钟模块70的位置,自律地决定模块内使用的总线资源(中断、时钟、总线调停信号)。
根据本实施例,除了所述实施例1的效果,通过从系统模块10省略中断处理功能和判优器的时钟模块70,能简单构成时钟模块70。因此,能单独构成时钟模块70,或者能嵌入计算机系统中的任意模块(例如电源模块)中。在各周边模块80中具有处理器的多处理器结构时,容易把中断处理功能向周边模块80分散,所以能容易构成本实施例。
图8(a)是表示在本实施例的计算机系统中,中断选择/处理部81的结构一例的图。
中断选择/处理部81具有把中断信号irS对总线上的中断信号输出的选择基本电路50、选择是否激活中断处理功能的中断处理活性部90、用于输入或输出总线上的中断信号的缓存器91、进行中断处理的中断管理部92。
中断处理活性部90接受来自资源选择信号26的输入,决定是否激活中断处理92。图8(b)表示中断处理活性部90的结构的一例。在图8(b)中,表示资源选择信号26即sel[1:0]为“00”(二进制)时,enable成为High的电路例。在本实施例的计算机系统中,中断处理活性部90的功能是把唯一的周边模块80上的中断管理部92激活。只要满足该功能,也可以是不基于图8(b)的NOR门94的结构。
图8(c)表示缓存器91的结构的一例。在图中,表示如果对有效端子en提供High,则输入端子x[i]和输出端子y[i](i=1~4)导通的结构。图表示由三状态缓存器95-1~95-4构成的例子,但是如果是能由有效端子控制输入端子和输出端子的连接的功能,就可以不基于三状态缓存器,例如是基于传输门的结构。
按照图8(a),说明中断选择/处理部81的动作。在本实施例中,中断选择/处理部81根据资源选择信号26是否为“00”(二进制),动作大幅度变化。
资源选择信号26为“00”(二进制)时,中断选择/处理部81激活中断管理部92,接受来自总线的中断信号。这时,由中断处理活性部90对缓存器91的有效端子en提供High。中断管理部92从中断处理活性部90对有效端子en提供“中断处理活性”的指示,引入来自总线的中断信号,进行中断处理。一般,中断处理进行中断信号是否激活的检测,存在激活的中断时,实施基于处理器(没有图示)的中断原因的确定和与中断原因对应的处理。
而资源选择信号26是“00”(二进制)以外时,中断选择/处理部81不使中断管理部92激活,对总线上输出中断信号。这时,由中断处理活性部90对缓存器91的有效端子en提供Low。输出来自周边模块的设备的中断信号irS的目的地的总线上的中断信号由资源选择信号26决定。
资源选择信号26如上所述,即使周边模块80是同一电路结构,也能保证在计算机系统内取唯一的值。因此,中断选择/处理部81即使是同一电路结构的周边模块80,也能与计算机系统内安装的位置对应,选择是否进行中断处理。
图9是在本实施方式的计算机系统中,表示调停信号选择/处理部82的构成的一例的图。
调停信号选择/处理部82具有用于从总线上的总线请求信号选择总线请求信号brS的连接目的地的选择基本电路50-1、用于从总线上的总线同意信号选择总线同意信号bgS的连接目的地的选择基本电路50-2、缓存器91-1~91-2、选择是否激活总线调停功能(判优器)的调停处理活性部96、判优功能部97。
在本实施例的计算机系统中,调停处理活性部96的功能使唯一的周边模块80上的判优功能部97激活。因此,调停处理活性部96的结构可以采用图8(b)所示的电路结构。在本实施例中,以调停处理活性部96为图8(b)所示的电路结构为前提,进行说明。
判优功能部97具有所述实施例1的判优器13的功能。判优功能部97的特征在于:除了判优器13的功能,还具有指示是否激活判优器功能的有效端子en。判优功能部97具有如果对有效端子en提供High,就把总线的调停功能激活,从声明总线请求信号的设备选择一个,输出总线同意信号的功能。
按照图9,说明调停信号选择/处理部82的动作。在本实施例中,调停信号选择/处理部82与中断选择/处理部81同样,根据资源选择信号26是否为“00”(二进制),动作大幅度变化。
资源选择信号26为“00”(二进制)时,调停信号选择/处理部82激活判优功能部97,接受来自总线的总线请求信号。这时,由调停处理活性部96对缓存器91-1~91-2的有效端子en提供High。判优功能部97从调停处理活性部96把“判优器活性”的指示对有效端子en提供,引入来自总线的总线请求信号,实施判优处理。判优功能部97如果根据给定的算法,决定通过总线权的设备,就选择1个并声明相应的总线同意信号。
而资源选择信号26是“00”(二进制)以外时,调停信号选择/处理部82不使判优功能部97激活,对总线上输出总线请求信号,从总线上输入总线同意信号。这时通过调停处理活性部96,对缓存器91-1~91-2的有效端子en提供Low。输出来自周边模块的设备的总线请求信号brS的目的地的总线上的总线请求信号由资源选择信号26决定。
通过以上,调停信号选择/处理部82即使是同一电路结构的周边模块80,也能根据计算机系统内安装的位置,选择是否进行总线调停处理。
在本实施例中,中断管理部92或判优功能部97的有效端子以外的输入输出信号作为总线上的信号,进行说明,但是本发明并不局限于此。一般,希望不浪费地有效利用构成总线连接器的插头或总线资源。例如,对总线上输出来自该周边模块80上设备的中断,不引入,适当地构成中断管理部92的输入,能对中断管理部92直接输入。这时,能最大限度利用总线上的中断信号。
(实施例3)
图10是表示在本发明实施例3的计算机系统的结构的一例的图。本实施例中使用的符号除非特别打断,与所述实施例1或实施例2中说明的功能或要素相同。
本实施例的计算机系统由n个(1≤n≤N)周边模块100(赋予和个数对应的下标,表示为100-1~100-n)构成。这里,N是由计算机系统规定的最大周边模块连接数。
本实施例的特征在于:把全部总线资源的处理功能向新的周边模块100集中。通过具有由周边模块100进行中断处理的处理器和操作系统(没有图示)、时钟生成部,不受所述实施例1的系统模块10或所述实施例2的时钟模块70的存在制约,能扩展周边模块。
本实施例的计算机系统的物理连接结构除了不存在系统模块10,与图2同样。
新的周边模块100具有中断选择/处理部81、时钟选择/生成部102、调停信号选择/处理部82、资源决定部24、位置识别部101。资源决定部24与所述实施例1的同样。此外,中断选择/处理部81、调停信号选择/处理部82与所述实施例2的同样。
位置识别部101具有与所述实施例1的位置识别部25同样的功能。位置识别部101具有:即使不存在位置设定部14,也能识别自身的位置的功能。后面描述详细的结构。
时钟选择/生成部102按照资源选择信号26,控制时钟信号的输入输出。即按照资源选择信号26工作,把时钟信号ckS与总线上的任意时钟信号ck1~ckN连接,或者驱动总线上的时钟信号。下面对详细的构成进行描述。
使用图10,说明各部位的动作。如果由周边模块100构成的计算机系统起动,则位置识别部101与其它位置识别部联合,生成资源选择信号26。中断选择/处理部81、调停信号选择/处理部82、时钟选择/生成部102按照资源选择信号26,把总线上的信号线与本模块内的信号线连接,或者引入总线上的信号线,处理。据此,各周边模块100按照计算机系统内的物理位置,能自律地决定模块内使用的总线资源(中断、时钟、总线调停处理)。
根据本实施例,除了所述实施例1和所述实施例2的效果,通过组合同一周边模块,就能构筑计算机系统。因此,不准备周边模块和系统模块、或时钟模块等不同的模块,在确保扩展性的同时,能构成计算机系统。一般,系统模块或时钟模块在计算机系统中有一个就可以,但是导入多个周边模块。根据本实施例,只用周边模块就能构筑计算机系统,所以能期待模块制造时的批量生产效果。
图11(a)是表示在本实施例的计算机系统中,位置识别部101的结构的一例的图。位置识别部101具有位置寄存器66、位置信息生成部110、电阻部111。位置识别部101具有接收位置识别信号posY,输出位置信息27和位置识别信号posX的功能。
电阻部111在位置识别信号posY不驱动时,把信号保持在规定的状态。在本实施例中,位置识别信号posY的全部通过拉拽电阻与GND连接。因此,位置识别信号posY不由前级的周边模块不设定时,全部的posY取Low的值。
位置识别部101从位置识别信号posY的值把自身的位置对位置寄存器66输出,并且驱动对下一级的周边模块通知的位置识别信号posX。
图11(b)表示位置识别部101的功能的一例。例如,输入posY[4:1]为“0001”(二进制)时,对输出posX[4:1]输出“0010”(二进制)。在前级不存在连接模块时,输入的posY[4:1]变为“0000”(二进制),所以生产posX[4:1]变为“0001”(二进制)。
可是此前,posY、posX都在“1”存在的位置表现有效的值,但是也能用二进制的代码表现。图11(c)表示这时的位置识别部101的功能的一例。通过这样构成,能用更少个数的位置识别信号的组通知位置信息。这时,资源决定部24的选择信号生成部62的生成逻辑也有必要适合。
图12是表示在本实施例的计算机系统中,时钟选择/生成部102的结构的一例的图。
时钟选择/生成部102具有用于从总线上的时钟信号选择模块中使用的时钟ckS的连接目的地的选择基本电路50、生成时钟的时钟驱动器121、选择是否激活时钟驱动器的时钟活性部120、用于输出时钟的缓存器91。
选择基本电路50关于缓存器91,与所述的功能相同。时钟活性部120接收资源选择信号26的输入,决定是否把时钟驱动器121激活。例如,资源选择信号26为“00”(二进制)时,为了激活钟驱动器121,时钟活性部120能与图8(b)同样构成。
时钟驱动器121具有有效端子en。如果对有效端子en提供High,时钟驱动器就输出时钟信号。
按照图12,说明时钟选择/生成部102的动作。在本实施例中,时钟选择/生成部102根据资源选择信号26是否为“00”(二进制),动作大幅度变化。
资源选择信号26为“00”(二进制)时,时钟选择/生成部102激活时钟驱动器121,驱动总线的时钟信号。这时,由时钟活性部120对缓存器91的有效端子en提供High。时钟驱动器121从时钟活性部120向有效端子en提供“时钟驱动活性”的指示,驱动总线上的时钟。周边模块100上的设备使用的时钟ckS按照资源选择信号26,从对总线上输出的时钟选择,连接。
而资源选择信号26是“00”(二进制)以外时,时钟选择/生成部102不激活时钟驱动器121,输入总线上的时钟信号。周边模块上的设备使用的时钟ckS由资源选择信号26从总线上的时钟选择,连接。
须指出的是,在本实施例中,时钟ckS总从总线上的时钟选择连接。为了增加总线上连接的周边模块的数量,时钟驱动器121激活时,关于对时钟ckS分配的时钟信号,不从时钟驱动器引入到总线上,直接向时钟ckS布线。这时,当然有必要考虑直接布线的配置,从而与向总线引出的其它时钟信号的布线延迟变为同等。据此,向总线上引出的时钟信号全部成为向其它周边模块的时钟,能有效利用总线上的信号。同时,能连接达到总线上的时钟信号数的周边模块。
本实施例中说明的位置识别部101并不局限于本实施例,例如也能应用于所述实施例1或所述实施例2的位置识别部25。这时,能削减系统模块10或时钟模块70的位置设定部14。
以上,根据实施例,具体说明由本发明者提出的发明,但是本发明并不局限于本实施例,在不脱离其宗旨的范围中能进行各种变更。
本发明涉及由通过总线连接的多个计算机模块构成的计算机系统,特别是在堆积计算机模块、时钟模块、周边模块的堆栈方式的总线系统中,应用于调整总线的时钟或中断等总线资源的方式和装置结构中有效的技术。
Claims (7)
1.一种计算机系统,通过具有中断或时钟总线资源的系统总线,多个计算机模块结合构成,所述系统总线是堆积连接所述多个计算机模块的堆栈方式的系统总线,
第一计算机模块具有:输出位置设定信息的位置设定部件、和总线资源管理部件;
第二计算机模块具有:根据所述位置设定信息,识别该第二计算机模块的位置,输出位置信息的位置识别部件;从所述位置信息决定该第二计算机模块使用的所述总线资源,输出资源选择信息的资源决定部件;从所述资源选择信息选择所述总线资源的资源选择部件;
关于所述总线资源管理部件管理的所述总线资源,所述第二计算机模块领受所述第一计算机模块设定的所述位置设定信息,按照所述第二计算机模块自身的位置,选择使用所述总线资源。
2.根据权利要求1所述的计算机系统,其特征在于:
所述资源决定部件具有:资源设定开关、和手动有效开关;
在通过所述手动有效开关使手动设定为有效时,由所述资源设定开关输出所述资源选择信息。
3.根据权利要求1所述的计算机系统,其特征在于:
所述第二计算机模块由多个构成,分别具有与所述位置识别部件连接的一对位置信息用的连接器;
所述多个第二计算机模块分别不依存于堆积的物理位置,通过所述一对位置信息用的连接器以堆栈方式连接。
4.一种计算机系统,通过具有中断或时钟总线资源的系统总线,多个计算机模块结合构成,所述系统总线是堆积连接所述多个计算机模块的堆栈方式的系统总线,
第一计算机模块具有总线资源管理部件;
第二计算机模块具有:识别该第二计算机模块的位置,输出位置信息的位置识别部件;从所述位置信息决定该第二计算机模块使用的所述总线资源,输出资源选择信息的资源决定部件;从所述资源选择信息选择所述总线资源的资源选择部件;
关于所述总线资源管理部件管理的所述总线资源,所述第二计算机模块按照所述第二计算机模块自身的位置,选择使用所述总线资源。
5.一种计算机系统,通过具有中断或时钟总线资源的系统总线,多个计算机模块结合构成,所述系统总线是堆积连接所述多个计算机模块的堆栈方式的系统总线,
第一计算机模块具有:输出位置设定信息的位置设定部件、和时钟管理部件;
第二计算机模块具有:根据所述位置设定信息,识别该第二计算机模块的位置,输出位置信息的位置识别部件;从所述位置信息决定该第二计算机模块使用的所述总线资源,输出资源选择信息的资源决定部件;从所述资源选择信息选择或管理所述总线资源的资源选择管理部件;
关于所述时钟管理部件或所述资源选择管理部件管理的所述总线资源,所述第二计算机模块领受所述第一计算机模块设定的所述位置设定信息,按照所述第二计算机模块自身的位置,选择使用所述总线资源。
6.一种计算机系统,通过具有中断或时钟总线资源的系统总线,多个计算机模块结合构成,所述系统总线是堆积连接所述多个计算机模块的堆栈方式的系统总线,
第一计算机模块具有时钟管理部件;
第二计算机模块具有:识别该第二计算机模块的位置,输出位置信息的位置识别部件;从所述位置信息决定该第二计算机模块使用的所述总线资源,输出资源选择信息的资源决定部件;从所述资源选择信息选择或管理所述总线资源的资源选择管理部件;
关于所述时钟管理部件或所述资源选择管理部件管理的所述总线资源,所述第二计算机模块按照所述第二计算机模块自身的位置,选择使用所述总线资源。
7.一种计算机系统,通过具有中断或时钟总线资源的系统总线,多个计算机模块结合构成,所述系统总线是堆积连接所述多个计算机模块的堆栈方式的系统总线,
所述计算机模块具有:识别该计算机模块的位置,输出位置信息的位置识别部件;从所述位置信息决定该计算机模块使用的所述总线资源,输出资源选择信息的资源决定部件;从所述资源选择信息选择或管理所述总线资源的资源选择管理部件;
关于所述资源选择管理部件管理的所述总线资源,所述计算机模块按照所述计算机模块自身的位置,选择使用所述总线资源。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005-329703 | 2005-11-15 | ||
JP2005329703 | 2005-11-15 | ||
JP2005329703A JP4654116B2 (ja) | 2005-11-15 | 2005-11-15 | 計算機システム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1971546A CN1971546A (zh) | 2007-05-30 |
CN1971546B true CN1971546B (zh) | 2010-05-26 |
Family
ID=37854962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101447959A Expired - Fee Related CN1971546B (zh) | 2005-11-15 | 2006-11-14 | 计算机系统 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7716405B2 (zh) |
EP (1) | EP1785883B1 (zh) |
JP (1) | JP4654116B2 (zh) |
CN (1) | CN1971546B (zh) |
DE (1) | DE602006005883D1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100456274C (zh) * | 2006-03-29 | 2009-01-28 | 深圳迈瑞生物医疗电子股份有限公司 | 易于扩展的多cpu系统 |
US20090182798A1 (en) * | 2008-01-11 | 2009-07-16 | Mediatek Inc. | Method and apparatus to improve the effectiveness of system logging |
US20110289247A1 (en) * | 2010-05-21 | 2011-11-24 | National Semiconductor Corporation | Autonomous positional addressing in stacked multi-board systems |
US9235277B2 (en) | 2010-12-03 | 2016-01-12 | Razer (Asia-Pacific) Pte Ltd. | Profile management method |
US11314344B2 (en) | 2010-12-03 | 2022-04-26 | Razer (Asia-Pacific) Pte. Ltd. | Haptic ecosystem |
US20150356051A1 (en) * | 2014-06-09 | 2015-12-10 | Exosite LLC | Modularized communication device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1232566A (zh) * | 1996-10-07 | 1999-10-20 | 霍尼韦尔公司 | 总线接口控制电路 |
CN1632775A (zh) * | 2004-12-16 | 2005-06-29 | 陈家林 | Arm-pc/104总线桥接电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4926419A (en) | 1985-03-15 | 1990-05-15 | Wang Laboratories, Inc. | Priority apparatus |
JPH06149721A (ja) * | 1992-11-04 | 1994-05-31 | Hitachi Ltd | コンピュータシステムの接続ボード認識装置 |
JPH06180678A (ja) * | 1992-12-14 | 1994-06-28 | Ricoh Co Ltd | Scsi装置 |
US5668949A (en) * | 1993-11-12 | 1997-09-16 | Intel Corporation | System utilizing multiple address decode resources and decoder receiving address determines address corresponding to resource based on select and ready signals by that particular resource |
JPH07297844A (ja) * | 1994-04-21 | 1995-11-10 | Toyobo Co Ltd | 生産設備診断システム |
JP3556340B2 (ja) * | 1995-08-21 | 2004-08-18 | 株式会社東芝 | コンピュータシステム |
JP3740746B2 (ja) * | 1996-08-27 | 2006-02-01 | 松下電工株式会社 | 増設ユニットを備えるプログラマブルコントローラ |
US5802333A (en) * | 1997-01-22 | 1998-09-01 | Hewlett-Packard Company | Network inter-product stacking mechanism in which stacked products appear to the network as a single device |
US6636901B2 (en) * | 1998-01-30 | 2003-10-21 | Object Technology Licensing Corp. | Object-oriented resource lock and entry register |
JP2000347991A (ja) | 1999-06-02 | 2000-12-15 | Sony Corp | バス調停機能を備えるデータ処理装置およびバス調停方法およびビデオデータ編集装置 |
US6678747B2 (en) * | 1999-08-23 | 2004-01-13 | Honeywell International Inc. | Scalable data collection and computing apparatus |
US6799234B1 (en) * | 2001-10-27 | 2004-09-28 | Cisco Technology, Inc. | Apparatus and method for randomly assigning slots in a PCI backplane |
JP4045434B2 (ja) | 2003-04-23 | 2008-02-13 | 株式会社日立製作所 | モジュール型計算機システム及びi/oモジュール |
US7024494B1 (en) * | 2003-05-12 | 2006-04-04 | Cisco Technology, Inc. | Method and system for configuring a peripheral card in a communications environment |
US7840732B2 (en) * | 2006-09-25 | 2010-11-23 | Honeywell International Inc. | Stacked card address assignment |
-
2005
- 2005-11-15 JP JP2005329703A patent/JP4654116B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-14 CN CN2006101447959A patent/CN1971546B/zh not_active Expired - Fee Related
- 2006-11-15 DE DE602006005883T patent/DE602006005883D1/de active Active
- 2006-11-15 EP EP06023764A patent/EP1785883B1/en not_active Expired - Fee Related
- 2006-11-15 US US11/599,383 patent/US7716405B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1232566A (zh) * | 1996-10-07 | 1999-10-20 | 霍尼韦尔公司 | 总线接口控制电路 |
CN1632775A (zh) * | 2004-12-16 | 2005-06-29 | 陈家林 | Arm-pc/104总线桥接电路 |
Non-Patent Citations (6)
Title |
---|
张晓明,徐惠钢.基于PC/104总线的多功能扩展通信模块的设计.嵌入式应用20 5.2004,20(5),43,44,59. |
张晓明,徐惠钢.基于PC/104总线的多功能扩展通信模块的设计.嵌入式应用20 5.2004,20(5),43,44,59. * |
德州仪器.TMS320C6000 DSP外设概览 ZHCU001H.http://www.ti.com/cn/litv/pdf/zhcu001,2005,全文. |
德州仪器.TMS320C6000 DSP外设概览 ZHCU001H.http://www.ti.com/cn/litv/pdf/zhcu001,2005,全文. * |
武芳瑛,吴涤.一种PC/104总线和CAN总线的接口.电力自动化设备24 8.2004,24(8),53-55. |
武芳瑛,吴涤.一种PC/104总线和CAN总线的接口.电力自动化设备24 8.2004,24(8),53-55. * |
Also Published As
Publication number | Publication date |
---|---|
US7716405B2 (en) | 2010-05-11 |
EP1785883B1 (en) | 2009-03-25 |
US20070112983A1 (en) | 2007-05-17 |
DE602006005883D1 (de) | 2009-05-07 |
CN1971546A (zh) | 2007-05-30 |
JP2007140627A (ja) | 2007-06-07 |
EP1785883A8 (en) | 2007-07-18 |
EP1785883A1 (en) | 2007-05-16 |
JP4654116B2 (ja) | 2011-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1971546B (zh) | 计算机系统 | |
US7941567B2 (en) | Modular computer system and I/O module | |
US6765407B1 (en) | Digital configurable macro architecture | |
CN104424154B (zh) | 通用串行外围接口 | |
CN109446145B (zh) | 一种服务器主板i2c通道扩展芯片、电路及控制方法 | |
CN107743621B (zh) | 集成电路输入及输出 | |
TW202004510A (zh) | 匯流排系統 | |
US7660346B1 (en) | Apparatus and method for enabling a connection over a serial interface | |
CN110875867B (zh) | 一种总线访问仲裁装置及方法 | |
CN102457392B (zh) | 共用基板管理控制器的方法 | |
CN117097614A (zh) | 一种存储系统及其外插卡通信工作模式切换装置 | |
TWI417739B (zh) | 共用基板管理控制器的伺服器系統及方法 | |
US8788609B2 (en) | Automation device and automation system | |
CN112486899A (zh) | 集成电路、汇流排系统及排程方法 | |
JP5288541B2 (ja) | 溶接電源 | |
WO2005083577A2 (en) | Integrated circuit with two different bus control units | |
CN114355815A (zh) | 控制器、控制系统及控制器的通讯方法 | |
CN201986041U (zh) | 一种多格式信号矩阵混合切换系统 | |
CN103246243A (zh) | 用于人机界面装置的可扩展架构 | |
TW578084B (en) | Multi-computer switcher | |
EP1220107A2 (en) | Programmable digital device | |
CN114116565B (zh) | 兼容pci与pcie总线的电路、卡板及计算设备 | |
TWI836871B (zh) | 匯流排系統 | |
US20030040230A1 (en) | Multimaster bus system | |
CN108932210B (zh) | 串行周边接口的数据传送装置与数据接收装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100526 Termination date: 20111114 |