CN1964496A - 编码器及自适应算术编码的实现方法及装置 - Google Patents

编码器及自适应算术编码的实现方法及装置 Download PDF

Info

Publication number
CN1964496A
CN1964496A CN 200610167248 CN200610167248A CN1964496A CN 1964496 A CN1964496 A CN 1964496A CN 200610167248 CN200610167248 CN 200610167248 CN 200610167248 A CN200610167248 A CN 200610167248A CN 1964496 A CN1964496 A CN 1964496A
Authority
CN
China
Prior art keywords
current bin
bin
probability space
normalized
normalization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610167248
Other languages
English (en)
Other versions
CN100551066C (zh
Inventor
刘子熹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Vimicro Corp
Original Assignee
Vimicro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vimicro Corp filed Critical Vimicro Corp
Priority to CN 200610167248 priority Critical patent/CN100551066C/zh
Publication of CN1964496A publication Critical patent/CN1964496A/zh
Application granted granted Critical
Publication of CN100551066C publication Critical patent/CN100551066C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明提供一种自适应算术编码的实现方法,包括:A、接收外部输入的二进制位bin,并将该bin作为当前bin;B、利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并列执行步骤C和步骤D;C、对所述归一化前当前bin的概率空间进行第一归一化处理,并将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,返回执行步骤A;D、对所述归一化前当前bin的概率空间进行第二归一化处理,将经过所述第二归一化处理得到的当前bin对应的比特bit码流输出。本发明还基于上述方法提供一种编码器及自适应算术编码的实现装置,提高自适应算术编码的编码效率。

Description

编码器及自适应算术编码的实现方法及装置
技术领域
本发明涉及熵编码技术领域,尤其涉及一种编码器及自适应算术编码的实现方法及装置。
背景技术
H.264标准采用基于上下文的自适应二进制算术编码(CABAC),实现编码的高度自适应性和大压缩率。CABAC以片(slice)为单位对输入比特流进行编解码处理,对一个片所包含的头信息和残差数据采用相应的建模方式,达到最大限度的冗余压缩。CABAC在编码过程中,根据当前比特(bit)及其概率特性,自动调整下一个bit出现0或1的概率,进而改变全局概率空间,并产生相应的码流。其中,所谓片是指一个图像被分成很多份后,其中一份称为一个片单位。
图1是CABAC对语法元素进行编码至输出码流过程的示意图,该过程大致为:
1、对语法元素进行二进制化处理,得到bin串:语法元素作为CABAC的编码对象,可分为不同的类型,可以是一个宏块类型(mb_type)值,也可以是一个4*4的残差矩阵。所谓bin,实际也是二进制位:bit。为了与经过编码后最终输出的bit码流区分开,称此处编码前的码流为bin串。
2、对bin串做基于上下文的建模:CABAC建立了一个基于查表的概率模型。在CABAC给出的对应的表中,概率模型按序号依次排列,并且同一类型的概率模型序号相同。每个bin的概率模型的序列号可根据其语法元素的类型及其相邻信息在表中查得。该建模过程实际是从对应的表中查得每个bin的概率模型序列号。
3、依次对每个bin进行编码,同时输出编码后的bit码流:
图2是图1中H.264标准中定义的编码过程示意图。
其中,归一化前的处理过程在图2中用B标识,该过程具体包括:根据输入的当前bin的概率模型序列号在CABAC给出的对应的表中查找当前bin的概率模型值,以及该当前bin的初始概率空间;并根据H.264规定的算法由该bin及其概率模型值,以及当前bin的初始概率空间计算出归一化前当前bin的概率空间。其中,概率空间用下限(codIlow)和大小长度(codIrange)组成的二维空间来描述。H.264标准中定义codIlow的取值范围为:0<codIlow<1024;codIrange的取值范围为:2<=codIrange<512。
归一化处理过程在图2中用C标识,该过程具体为:为了对输入的当前bin进行编码,得到对应的bit,还需要对归一化前当前bin的概率空间进行归一化处理,得到归一化后当前bin的概率空间,以更新当前bin的概率空间。
归一化处理过程内嵌对归一化前当前bin的概率空间中的codIlow与codIrange值更新处理过程,该更新处理过程是一个循环过程。图3是H.264标准给出的图2中循环过程的流程图。由于该图3对应的流程为公知技术,在此不再详细描述。所需要说明的是:
当codIrange<256,且codIlow<256时,能够得到bit码流;
当codIrange<256,且256<codIlow<=512时,能够得到bit码流;
当codIrange>256时,结束归一化处理。
归一化处理结束后输出的codIrange和codIlow对应的概率空间即为归一化后当前bin的概率空间,归一化后当前bin的概率空间将作为下一个输入的bin的初始概率空间。由于codIrange的取值范围在2至256之间,因此,上述循环过程最多可被执行7次。
输出当前bin对应的bit码流:在上述归一化处理的循环过程中,若能够得到bit码流,该bit码流是当前bin对应的bit码流,那么将该bit码流输出。
另外,上述1和2过程在图1或图2中用A标识。
上述现有技术遵守H.264标准规定,即,一次循环得到bit码流时,需要将该bit码流输出。采用现有技术,每次输出bit码流都将花费一个单元时间。因此,当单次归一化处理中未有bit码流输出,那么对当前bin的编码处理过程需要花费一个单元时间,这与H.264标准给出的理论统计编码平均速度相同,即平均1个单位时间处理1个bin;而当单次归一化处理中有bit码流输出,那么对当前bin的编码处理过程所花费的时间将大于甚至远大于1个单元时间。
可见,现有的编码过程需要等待更新当前bin的概率空间与输出对应的bit码流全部执行完毕后,才能够继续更新下一个bin的概率空间。而实际上,下一个bin与当前bin的依赖关系仅为对归一化后当前bin的概率空间的依赖,与是否输出当前bin对应的bit码流没有关联。因此,现有技术存在的问题的是,更新当前bin的概率空间的过程内嵌输出对应的bit码流的过程,导致编码效率不高。
发明内容
有鉴于此,本发明的第一个目的在于:提供一种自适应算术编码的实现方法,提高自适应算术编码的编码效率。
本发明的第二个目的在于:提供一种自适应算术编码的实现装置,提高自适应算术编码的编码效率。
本发明的第三个目的在于:提供一种编码器,提高自适应算术编码的编码效率。
本发明第一个目的通过以下技术方案实现:
本发明提供一种自适应算术编码的实现方法,包括:
A、接收外部输入的二进制位bin,并将该bin作为当前bin;
B、利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并列执行步骤C和步骤D;
C、对所述归一化前当前bin的概率空间进行第一归一化处理,并将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,返回执行步骤A;
D、对所述归一化前当前bin的概率空间进行第二归一化处理,将经过所述第二归一化处理得到的当前bin对应的比特bit码流输出。
优选地,在执行步骤B之前,该方法进一步包括:
获得所述当前bin的概率模型序列号,根据所述当前bin及其概率序列号,获得所述当前bin的概率模型值。
优选地,所述步骤B具体为:根据所述当前bin,以及所述当前bin的概率模型值,并利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间。
优选地,在执行步骤D之前,该方法进一步包括:
D1、将所述步骤B计算出的归一化前当前bin的概率空间的计算结果存储在缓存单元。
本发明第二个目的通过以下技术方案实现:
本发明提供一种自适应算术编码的实现装置,包括:接收单元、计算单元、第一归一化处理单元和第二归一化处理单元,其中,
接收单元,用于接收并存储外部输入的bin,将该bin作为当前bin,并将该当前bin提供给所述计算单元;
计算单元,用于接收来自所述接收单元的当前bin,利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并将所述归一化前当前bin的概率空间传送给所述第一归一化处理单元和所述第二归一化处理单元;
第一归一化处理单元,用于接收来自所述计算单元的所述归一化前当前bin的概率空间,并进行归一化处理,并将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,传送给所述计算单元,并通知所述接收单元继续接收并存储外部输入的bin;
第二归一化处理单元,用于接收来自所述计算单元的归一化前当前bin的概率空间,并进行归一化处理,将经过归一化处理得到的当前bin对应的bit码流输出。
优选地,所述装置进一步包括:
概率模型值获取单元,用于获得所述当前bin的概率模型序列号,根据所述当前bin及其概率序列号,获得所述当前bin的概率模型值,并将所述当前bin的概率模型值传送给所述计算单元。
优选地,所述装置进一步包括:
缓存单元,用于接收并存储所述计算单元计算出的归一化前当前bin的概率空间的计算结果,并将该计算结果传送给所述第二归一化处理单元。
优选地,所述缓存单元为先入先出缓存器。
优选地,所述第二归一化处理单元为有限状态机,所述有限状态机包括:第一状态和第二状态,其中,
第一状态为空闲态;第二状态为进行所述第二归一化处理中循环过程,输出一次循环得到的当前bin对应的bit码流,并将预先设置的循环次数减一后,判断循环次数是否为零,若是,则跳转至第一状态,否则,停留在第二状态。
本发明第三个目的通过以下技术方案实现:
本发明提供一种编码器,包括:预编码装置和自适应算术编码的实现装置,其中,
预编码装置,用于将输入编码器的语法元素二进制化得到对应的bin,将该bin输入自适应算术编码的实现装置;
自适应算术编码的实现装置包括:接收单元、计算单元、第一归一化处理单元和第二归一化处理单元,其中,
接收单元,用于接收并存储外部输入的bin,将该bin作为当前bin,并将该当前bin提供给所述计算单元;
计算单元,用于接收来自所述接收单元的当前bin,利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并将所述归一化前当前bin的概率空间传送给所述第一归一化处理单元和所述第二归一化处理单元;
第一归一化处理单元,用于接收来自所述计算单元的所述归一化前当前bin的概率空间,并进行归一化处理,并将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,传送给所述计算单元,并通知所述接收单元继续接收并存储外部输入的bin;
第二归一化处理单元,用于接收来自所述计算单元的归一化前当前bin的概率空间,并进行归一化处理,将经过归一化处理得到的当前bin对应的bit码流输出。
由上述内容可见,本发明提供的技术方案将原先内嵌于更新当前bin的概率空间的过程中的输出对应的bit码流的过程分离出来,使计算出归一化后当前bin的概率空间的过程,即更新当前bin的概率空间的过程,与得出当前bin对应的bit码流并输出的过程相互独立。这样,当更新完当前bin的概率空间后,就可以继续更新下一个bin的概率空间,而不再需要等待当前bin对应的bit码流输出结束。这样,更新当前bin的概率空间的整个过程所花费的时间是1个单元时间,对当前bin的概率空间做第二归一化处理所花费的平均时间也是1个单元时间,两者同时进行,保证了编码的平均速度为一个单元时间内处理一个bin,提高了编码效率。
附图说明
图1是CABAC对语法元素进行编码至输出码流过程的示意图;
图2是图1中H.264标准中定义的编码过程的电路结构示意图;
图3是H.264标准给出的图2中循环过程的流程图;
图4是本发明第一较佳实施例中自适应算术编码的实现方法流程图;
图5是本发明第二较佳实施例中自适应算术编码的实现方法流程图;
图6是本发明自适应算术编码的实现装置第一较佳实施例结构示意图;
图7是本发明自适应算术编码的实现装置第二较佳实施例结构示意图;
图8是本发明自适应算术编码的实现装置第三较佳实施例结构示意图;
图9是图6中的第二归一化处理单元604的逻辑实现示意图;
图10是本发明实施例提供的编码器较佳实施例的结构示意图;
图11是本发明处理图2中A、B+C过程与现有技术处理A、B+C过程的对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图及具体实施例对本发明作进一步详细描述。
本发明通过在自适应算数编码过程中,将计算归一化后当前bin的概率空间,即更新当前bin的概率空间,与输出对应的bit码流这两个部分分离开,来达到提高编码效率的目的。
图4是本发明第一较佳实施例中自适应算术编码的实现方法流程图,本
实施例包括以下步骤:
步骤401、接收外部输入的bin,并将该bin作为当前bin。
步骤402、利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并列执行步骤403和步骤404。
该步骤中,为计算出归一化前当前bin的概率空间,还需要从CABAC给出的表中查找到当前bin的概率模型序列号,根据当前bin及其概率序列号,在查找到当前bin的7bit概率模型值。之后,再按照H.264标准规定的相应的算法,根据当前bin、当前bin的7bit概率模型值,并利用当前bin的初始概率空间计算出归一化前当前bin的概率空间。
本实施例中,在计算出归一化前当前bin的概率空间后,再同时执行下列步骤403和步骤404,以分离更新当前bin的概率空间和得出当前bin对应的bit码流并输出该bit码流这两个过程,使该两个过程相对独立。
步骤403、对归一化前当前bin的概率空间进行第一归一化处理,并将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,返回执行步骤401。
该步骤中,经过第一归一化处理得到的归一化后当前bin的概率空间将作为下一个bin的初始概率空间,在返回执行步骤401后,当下一个bin被输入后,成为当前bin;那么在继续执行步骤402时,就根据此时当前bin、该当前bin的概率模型值以及当前bin的初始概率空间计算归一化后该当前bin的概率空间,此时当前bin的初始概率空间即为归一化后上一个bin的概率空间。
本实施例中,从步骤401执行到步骤403的过程,用于更新当前bin的概率空间,即用于计算出归一化后当前bin的概率空间,并为下一个bin提供初始概率空间。从步骤401执行到步骤403的过程可在一个单元时间内完成。
另外,本实施例中,该第一归一化处理不需要在一次循环得出当前bin对应的bit后将该bit输出。
步骤404、对归一化前当前bin的概率空间进行第二归一化处理,将经过第二归一化处理得到的当前bin对应的比特bit码流输出。
计算归一化前当前bin的概率空间或计算归一化后当前bin的概率空间即为计算出对应的当前bin的概率空间中的codIrange和codIlow。
本实施例中,从步骤401执行到步骤404的过程,用于输出当前bin对应的bit码流,该过程需要花费1个单元时间。单次从步骤401执行到步骤404的过程,由于可能需要输出与当前bin对应的bit码流,因此所需要花费的时间可能大于1个单元时间,但是,对所有输入的bin的编码过程而言,按照H.264标准的统计结果,平均每个归一化过程只有一次循环处理,即至多只有一次bit码流的输出。也就是说,单次从步骤401执行到步骤404的过程平均所需要花费的也是1个单元时间。步骤401执行到步骤403的过程以及步骤401执行到步骤404的过程同时进行,并且平均花费1个单元时间,因此,本实施例中,处理1个bin平均花费1个单元时间。
图5是本发明第二较佳实施例中自适应算术编码的实现方法流程图。本实施例基于上述图4流程,包括以下步骤:
步骤501、接收外部输入的bin,并将该bin作为当前bin。
步骤502、利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并列执行步骤503和步骤504。
本实施例中,在计算出归一化前当前bin的概率空间后,再并列执行下列步骤503和步骤504,以分离更新当前bin的概率空间和得出当前bin对应的bit码流并输出该bit码流这两个过程,使该两个过程相对独立。
步骤503、对归一化前当前bin的概率空间进行第一归一化处理,并将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,返回执行步骤501。
本实施例中,从步骤501执行到步骤503的过程,用于更新当前bin的概率空间,即用于计算出归一化后当前bin的概率空间,并为下一个bin提供初始概率空间。
另外,本实施例中,该第一归一化处理不需要在一次循环得出当前bin对应的bit码流后将该bit码流输出。
步骤504、将计算出的归一化前当前bin的概率空间的计算结果存储在缓存单元。
本实施例中,该缓存单元可以是一个先入先出缓存器。考虑到步骤502单次计算出归一化前当前bin的概率空间的速度可能比后续第二归一化处理的单次速度要快,为整合整个处理流程,本实施例中添加上述缓存单元。这样,步骤502给出的计算结果可以暂存在该缓存单元中,等待被进行第二归一化处理。
步骤505、从缓存单元读取归一化前当前bin的概率空间,对该概率空间进行第二归一化处理,并将经过第二归一化处理得到的当前bin对应的比特bit码流输出。
本实施例中,第二归一化处理需要将得到的当前bin对应的bit码流输出。
图5所示实施例中,处理1个bin平均所需要花费的时间也是1个单元时间,原因可参见上述对图4所示实施例能够实现处理1个bin平均花费1个单元时间的说明。
本发明基于上述自适应算术编码的实现方法设计一种自适应算术编码的实现装置。图6是该装置的第一较佳实施例的结构示意图。其中,该装置包括:接收单元601、计算单元602、第一归一化处理单元603和第二归一化处理单元604。
接收单元601,用于接收并存储外部输入的bin,将该bin作为当前bin,并将该当前bin传输给计算单元602;
计算单元602,用于接收来自接收单元601的当前bin,利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并将归一化前当前bin的概率空间传送给第一归一化处理单元603和第二归一化处理单元604。
第一归一化单元603,用于接收来自计算单元602的归一化前当前bin的概率空间,并进行第一归一化处理,将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,传送给计算单元602,并通知接收单元601继续接收并存储外部输入的bin及其概率模型序列号。
第二归一化处理单元604,用于接收来自计算单元602的归一化前当前bin的概率空间,并进行第二归一化处理,将经过第二归一化处理得到的当前bin对应的比特bit码流输出。
图7是上述装置的第二较佳实施例的结构示意图,图7所示装置在图6所示装置基础上增加:概率模型值获取单元701,用于获得当前bin的概率模型序列号,根据当前bin及其概率序列号,获得当前bin的概率模型值,并将当前bin的概率模型值传送给计算单元602。
图8是上述装置的第三较佳实施例的结构示意图,图8所示装置在图7所示装置基础上增加:缓存单元801,用于接收并存储计算单元602计算出的归一化前当前bin的概率空间的计算结果,并将该计算结果传送给第二归一化处理单元603。缓存单元801可以是一个先入先出缓存器。
在实际应用中,可以将上述图6、图7或图8所示装置中的接收单元601、计算单元602、第一归一化处理单元603之间的连接采用现有的组合逻辑电路技术来实现从接收单元601接收到bin至第一归一化处理单元603计算出该bin的概率空间,这一过程所需要花费的时间为一个单元时间。
图9是上述图6、图7或图8中的第二归一化处理单元604的逻辑实现示意图。该第二归一化单元可采用现有的有限状态机技术来实现,该有限状态机包括两个状态:第一状态为空闲态,第二状态为进行第二归一化处理中的循环过程,将一次循环得到的当前bin对应的bit码流,并将预先设置的循环次数减一后,判断循环次数是否为零,若是,跳到第一状态,否则,停留在第二状态。循环次数可通过图3所示的H.264标准给出的该循环过程的流程预先算出。
有限状态机的工作过程为:先从第一状态跳到第二状态,当第二状态判定循环次数不为零,说明还需要进行循环处理,停留在第二状态,此时可能有当前bin对应的bit码流输出;当第二状态判定循环次数等于零,跳到第一状态。
上述图9中的第二归一化处理单元604平均进行一次循环处理并输出对应的bit码流,这一过程所需要花费的时间是1个单元时间。
本发明还基于上述图6所示的装置提供一种编码器。图10是该编码器的一个较佳实施例的结构示意图,编码器包括:
预编码装置和自适应算术编码的实现装置。
预编码装置,用于将输入编码器的语法元素二进制化得到对应的bin,将该bin输入自适应算术编码的实现装置。
自适应算术编码的实现装置包括图6所示的各单元,该装置需要更新当前bin的概率空间,并输出当前bin对应的bit码流。该自适应算术编码的实现装置还可包括图7中的概率模型值获取单元701,与图8中的缓存单元801。另外,第二归一化处理单元604的逻辑实现如图9所示。该第二归一化处理单元604可以是一个有限状态机。
图11是本发明处理图2中A、B+C过程与现有技术处理A、B+C过程的对比图。其中,M表示的是现有技术处理图2中A、B+C过程,N表示的是本发明处理图2中A、B+C过程。可见,本发明能够实现上述两个过程的流水线作业,相对现有技术采用串行处理上述两过程的方式而言,大大加快了编码进程。
综上所述,本发明提供的技术方案通过将原先内嵌于更新当前bin的概率空间的过程中的输出对应的bit码流的过程分离出来,使计算出归一化后当前bin的概率空间的过程,即更新当前bin的概率空间的过程,与得出当前bin对应的bit码流并输出的过程相互独立。这样,更新当前bin的概率空间的整个过程所花费的时间是1个单元时间,对当前bin的概率空间做第二归一化处理所花费的平均时间也是1个单元时间,两者同时进行,保证了编码的平均速度为一个单元时间内处理一个bin,提高编码效率。并且,本发明中的第二归一化处理用有限状态机实现,能够使用较少的电路资源,达到较快的编码速度。此外,本发明中的A和B+C过程采用流水线设计方式,能够大大加快编码速度。

Claims (10)

1、一种自适应算术编码的实现方法,其特征在于,包括:
A、接收外部输入的二进制位bin,将该bin作为当前bin;
B、利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并列执行步骤C和步骤D;
C、对所述归一化前当前bin的概率空间进行第一归一化处理,并将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,返回执行步骤A;
D、对所述归一化前当前bin的概率空间进行第二归一化处理,将经过所述第二归一化处理得到的当前bin对应的比特bit码流输出。
2、根据权利要求1所述的方法,其特征在于,在执行所述步骤B之前,该方法进一步包括:
获得所述当前bin的概率模型序列号,根据所述当前bin及其概率序列号,获得所述当前bin的概率模型值。
3、根据权利要求2所述的方法,其特征在于,所述步骤B具体为:根据所述当前bin,以及所述当前bin的概率模型值,并利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间。
4、根据权利要求1所述的方法,其特征在于,在执行步骤D之前,该方法进一步包括:
D1、将所述步骤B计算出的归一化前当前bin的概率空间的计算结果存储在缓存单元。
5、一种自适应算术编码的实现装置,其特征在于,包括:接收单元、计算单元、第一归一化处理单元和第二归一化处理单元,其中,
接收单元,用于接收并存储外部输入的bin,将该bin作为当前bin,并将该当前bin提供给所述计算单元;
计算单元,用于接收来自所述接收单元的当前bin,利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并将所述归一化前当前bin的概率空间传送给所述第一归一化处理单元和所述第二归一化处理单元;
第一归一化处理单元,用于接收来自所述计算单元的所述归一化前当前bin的概率空间,并进行归一化处理,并将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,传送给所述计算单元,并通知所述接收单元继续接收并存储外部输入的bin;
第二归一化处理单元,用于接收来自所述计算单元的归一化前当前bin的概率空间,并进行归一化处理,将经过归一化处理得到的当前bin对应的bit码流输出。
6、根据权利要求5所述的装置,其特征在于,所述装置进一步包括:
概率模型值获取单元,用于获得所述当前bin的概率模型序列号,根据所述当前bin及其概率序列号,获得所述当前bin的概率模型值,并将所述当前bin的概率模型值传送给所述计算单元。
7、根据权利要求5或6所述的装置,其特征在于,所述装置进一步包括:
缓存单元,用于接收并存储所述计算单元计算出的归一化前当前bin的概率空间的计算结果,并将该计算结果传送给所述第二归一化处理单元。
8、根据权利要求9所述的装置,其特征在于,所述缓存单元为先入先出缓存器。
9、根据权利要求5所述的装置,其特征在于,所述第二归一化处理单元为有限状态机,所述有限状态机包括:第一状态和第二状态,其中,
第一状态为空闲态;第二状态为进行所述第二归一化处理中循环过程,输出一次循环得到的当前bin对应的bit码流,并将预先设置的循环次数减一后,判断循环次数是否为零,若是,则跳转至第一状态,否则,停留在第二状态。
10、一种编码器,其特征在于,包括:预编码装置和自适应算术编码的实现装置,其中,
预编码装置,用于将输入编码器的语法元素二进制化得到对应的bin,将该bin输入自适应算术编码的实现装置;
自适应算术编码的实现装置包括:接收单元、计算单元、第一归一化处理单元和第二归一化处理单元,其中,
接收单元,用于接收并存储外部输入的bin,将该bin作为当前bin,并将该当前bin提供给所述计算单元;
计算单元,用于接收来自所述接收单元的当前bin,利用当前bin的初始概率空间,计算出归一化前当前bin的概率空间,并将所述归一化前当前bin的概率空间传送给所述第一归一化处理单元和所述第二归一化处理单元;
第一归一化处理单元,用于接收来自所述计算单元的所述归一化前当前bin的概率空间,并进行归一化处理,并将归一化后当前bin的概率空间作为从外部输入的下一个bin的初始概率空间,传送给所述计算单元,并通知所述接收单元继续接收并存储外部输入的bin;
第二归一化处理单元,用于接收来自所述计算单元的归一化前当前bin的概率空间,并进行归一化处理,将经过归一化处理得到的当前bin对应的bit码流输出。
CN 200610167248 2006-12-12 2006-12-12 编码器及自适应算术编码的实现方法及装置 Expired - Fee Related CN100551066C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610167248 CN100551066C (zh) 2006-12-12 2006-12-12 编码器及自适应算术编码的实现方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610167248 CN100551066C (zh) 2006-12-12 2006-12-12 编码器及自适应算术编码的实现方法及装置

Publications (2)

Publication Number Publication Date
CN1964496A true CN1964496A (zh) 2007-05-16
CN100551066C CN100551066C (zh) 2009-10-14

Family

ID=38083335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610167248 Expired - Fee Related CN100551066C (zh) 2006-12-12 2006-12-12 编码器及自适应算术编码的实现方法及装置

Country Status (1)

Country Link
CN (1) CN100551066C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010075788A1 (zh) * 2008-12-31 2010-07-08 深圳市同洲电子股份有限公司 算术编码的打包输出的方法和装置
CN102088607A (zh) * 2011-02-28 2011-06-08 西安电子科技大学 基于jpeg2000标准的mq编码方法和电路
WO2011113291A1 (zh) * 2010-03-19 2011-09-22 西安电子科技大学 基于jpeg2000标准的高速实时处理算术熵编码系统
CN102650969A (zh) * 2011-02-27 2012-08-29 浙江大学 一种获取、更新bin的上下文概率模型值的方法及装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010075788A1 (zh) * 2008-12-31 2010-07-08 深圳市同洲电子股份有限公司 算术编码的打包输出的方法和装置
US8687701B2 (en) 2008-12-31 2014-04-01 Shenzhen Coship Electronics Co., Ltd. Method and device for arithmetic code package outputting
WO2011113291A1 (zh) * 2010-03-19 2011-09-22 西安电子科技大学 基于jpeg2000标准的高速实时处理算术熵编码系统
CN102650969A (zh) * 2011-02-27 2012-08-29 浙江大学 一种获取、更新bin的上下文概率模型值的方法及装置
CN102650969B (zh) * 2011-02-27 2014-12-24 浙江大学 一种获取、更新bin的上下文概率模型值的方法及装置
CN102088607A (zh) * 2011-02-28 2011-06-08 西安电子科技大学 基于jpeg2000标准的mq编码方法和电路
CN102088607B (zh) * 2011-02-28 2014-06-18 西安电子科技大学 基于jpeg2000标准的mq编码方法和电路

Also Published As

Publication number Publication date
CN100551066C (zh) 2009-10-14

Similar Documents

Publication Publication Date Title
CN104283567B (zh) 一种名称数据的压缩、解压缩方法及设备
CN107027036A (zh) 一种fpga异构加速平台的解压缩方法、装置及系统
CN101562455B (zh) 内容可适性二元算数编码的译码装置及其译码方法
CN102970043B (zh) 一种基于gzip的压缩硬件系统及其加速方法
CN106549673B (zh) 一种数据压缩方法及装置
WO2010044100A1 (en) Lossless compression
CN109379598B (zh) 一种基于fpga实现的图像无损压缩方法
CN101076114A (zh) 一种上下文自适应二进制算术编码器及其方法
CN100551066C (zh) 编码器及自适应算术编码的实现方法及装置
CN106649217A (zh) 数据的匹配方法及装置
CN116015311A (zh) 基于滑动字典实现的Lz4文本压缩方法
CN111787325B (zh) 一种熵编码器及其编码方法
US9455742B2 (en) Compression ratio for a compression engine
CN110073604A (zh) 用于硬件解压缩引擎的多码元、多格式、并行码元解码器
CN113497627A (zh) 一种数据压缩和解压缩方法、装置及系统
WO2023159820A1 (zh) 图像压缩方法、图像解压缩方法及装置
US12001237B2 (en) Pattern-based cache block compression
CN110233627B (zh) 一种基于流水式的硬件压缩的系统及方法
CN110247666B (zh) 一种硬件并行压缩的系统及方法
US7612692B2 (en) Bidirectional context model for adaptive compression
CN111181568A (zh) 数据压缩装置及方法、数据解压装置及方法
CN101188753B (zh) 一种视频熵解码查找表的构造方法及视频熵解码方法
CN101500164B (zh) 算术编码的打包输出的方法和装置
Valentine et al. Optimizing the JPEG2000 binary arithmetic encoder for VLIW architectures
CN103002275A (zh) 用于cavlc编码的双系数扫描方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: WUXI VIMICRO ELECTRONIC CO., LTD.

Free format text: FORMER OWNER: BEIJING ZHONGXING MICROELECTRONICS CO., LTD.

Effective date: 20110127

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100083 15/F, SHINING BUILDING, NO.35, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING TO: 214028 610, NATIONAL INTEGRATED CIRCUIT DESIGN PARK (CHUANGYUAN BUILDING), NO.21-1, CHANGJIANG ROAD, NEW DISTRICT, WUXI CITY, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20110127

Address after: 214028 national integrated circuit design (21-1), Changjiang Road, New District, Jiangsu, Wuxi, China, China (610)

Patentee after: Wuxi Vimicro Co., Ltd.

Address before: 100083, Haidian District, Xueyuan Road, Beijing No. 35, Nanjing Ning building, 15 Floor

Patentee before: Beijing Vimicro Corporation

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20121212