CN1959708A - 高效量子线路仿真方法与系统 - Google Patents
高效量子线路仿真方法与系统 Download PDFInfo
- Publication number
- CN1959708A CN1959708A CN 200510030924 CN200510030924A CN1959708A CN 1959708 A CN1959708 A CN 1959708A CN 200510030924 CN200510030924 CN 200510030924 CN 200510030924 A CN200510030924 A CN 200510030924A CN 1959708 A CN1959708 A CN 1959708A
- Authority
- CN
- China
- Prior art keywords
- logic gate
- columns
- matrix
- quantum
- matrixing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
公开一种算法,用于量子线路的仿真。该算法利用了克洛列克积的一种高效的计算方式对大规模量子线路进行高效的仿真。该算法同时通过估计量子控制门中目标量子元的位置并提取量子控制门中目标量子元对量子控制门进行高效的仿真。
Description
技术领域
本专利涉及量子计算机中量子线路的仿真问题。
发明背景
量子线路是指量子计算机中各种基本逻辑门的组合与给定的输入量子态时的线路情况的总称。量子线路可分为理想的量子线路于有噪音的线路,其中理想的量子线路的输入量子态可以由一个复数的列向量来表示,理想的量子线路中的基本的逻辑门可由复数正交矩阵表示。由于对于确定的理想量子线路存在一系列有序确定的矩阵向量运算表示量子线路中量子态随时间的变化,理想的量子线路的量子态随时间变化的情况可通过矩阵运算来模拟。通常的模拟方法包括将同一时刻量子线路中的基本逻辑门的表示矩阵通过克洛列克积相乘,然后用乘的结果作用于表示此时刻量子线路中量子态的列向量。此方法的缺陷在于当量子线路中的量子元的个数增长时,基本逻辑门的表示矩阵通过克洛列克积相乘后得到的矩阵的阶数以指数形式增长导致大规模的矩阵运算,使运算缓慢效率低下。
发明内容
本发明的目的在于提供一种高效量子线路仿真方法与系统。该方法包括利用克洛列克积的一种高效的计算方式对大规模量子线路进行高效的仿真,同时通过估计量子控制门中目标量子元的位置并提取量子控制门中目标量子元对量子控制门进行高效的仿真。从而极大提高量子线路的设计效率。
实现本发明目的的技术方案是这样的:
一种对大规模量子线路进行高效仿真的方法,该方法包括:
1.一种利用了克洛列克积的一种高效的计算方式对大规模量子线路进行高效仿真的方法,该方法至少包括以下步骤:
A.输入量子态的表示列向量根据最后一个逻辑门的列数进行矩阵化,使矩阵化后的矩阵的行数等于最后一个逻辑门的列数;
B.矩阵化后的矩阵左乘最后一个逻辑门;
C.将左乘的结果列向量化;
D.将列向量化的结果根据最后一个逻辑门的列数进行矩阵化,使矩阵化后的矩阵的行数等于最后一个逻辑门的列数;
E.将矩阵化后的矩阵分为行数与原来相同列数等于倒数第二个逻辑门的列数的矩阵,将分好的矩阵都右乘倒数第二个逻辑门的转置;
F.将右乘的结果列向量化;
G.将列向量化的结果根据最后一个逻辑门的列数乘以倒数第二个逻辑门的列数的结果进行矩阵化,使矩阵化后的矩阵的行数等于最后一个逻辑门的列数乘以倒数第二个逻辑门的列数;
H.将矩阵化后的矩阵分为行数与原来相同列数等于倒数第三个逻辑门的列数的矩阵,将分好的矩阵都右乘倒数第三个逻辑门的转置;
I.将右乘的结果列向量化;
J.将剩下的每一个逻辑门按G,H,I的方法进行操作,使矩阵化后的矩阵的行数等于前面所有逻辑门的列数的连乘,使分好的矩阵行数与原来相同列数等于进行操作的逻辑门的列数。
2.当一个量子元不被逻辑门作用时,将该量子元作为被单位矩阵所代表的逻辑门作用。
3.当一个量子元被单位矩阵作用时,将该单位矩阵的列数作为当前逻辑门的列数,将下一个逻辑门作用于量子态。
设量子线路的输入量子态为x,k各量子元对应的k个表示矩阵是:A1A2:::Ak.线路的输出为(A1NA2N:::NAk)x(其中N表示克洛列克积).设r1;r2;:::;rk为逻辑门A1;A2;:::Ak的维数。
定义:列向量化为将s£t维矩阵
化为n维列向量X1=(x11;x21;:::;xs1;x12;x22;:::;xs2;:::;x1t;x2t;:::;xst)TT表示矩阵转置。
定义:t行矩阵化为将列向量X1=(x11;x21;:::;xs1;x12;x22;:::;xs2;:::;x1t;x2t;:::;xst)T化为有s行的矩阵
算法如下:
1.做输入量子态x的rk行矩阵化。将结果记为Xk。
2.做
(*为普通矩阵乘法)。
3.将
的结果列向量化。将结果记为xk。
9.将第5步的结果列向量化。将结果记为
11.当i=2,不再分割X1,直接将其右乘A1的转置。将右乘的结果列向量。当一个量子元不被逻辑门作用时,将该量子元作为被单位矩阵所代表的逻辑门作用,单位矩阵的行数与列数都为2。
当一个量子元被单位矩阵所代表的逻辑门作用时,在计算这个量子元时跳过第6,7,8步,在计算下一个量子元时,将上一个量子元的逻辑门的维数作为2。
4. 一种对量子控制门进行仿真的方法,该方法包括:
将控制门中所有控制位的量子元的值置为一,将控制门中所有目标位的量子元的值置为零或一,将输出量子态中值发生变动的位作为量子控制门的目标量子元的位置;
将控制门中所有目标量子元的位置的值按照目标位的先后顺序提出,将作用于目标位的逻辑门作用于提出的目标量子元的值。
还包括:
A,将提出的目标量子元的表示列向量根据最后一个作用于目标位的逻辑门的列数进行矩阵化,使矩阵化后的矩阵的行数等于最后一个作用于目标位的逻辑门的列数;
B.将矩阵化后的矩阵左乘最后一个作用于目标位的逻辑门;
C.将左乘的结果列向量化;
D.将列向量化的结果根据最后一个作用于目标位的逻辑门的列数进行矩阵化,使矩阵化后的矩阵的行数等于最后一个作用于目标位的逻辑门的列数;
E.将矩阵化后的矩阵分为行数与原来相同列数等于倒数第二个作用于目标位的逻辑门的列数的矩阵;
F.将分好的矩阵都右乘倒数第二个作用于目标位的逻辑门的转置;
G.将右乘的结果列向量化;
H.将列向量化的结果根据最后一个作用于目标位的逻辑门的列数乘以倒数第二个作用于目标位的逻辑门的列数的结果进行矩阵化,使矩阵化后的矩阵的行数等于最后一个作用于目标位的逻辑门的列数乘以倒数第二个作用于目标位的逻辑门的列数;
I.将矩阵化后的矩阵分为行数与原来相同列数等于倒数第三个作用于目标位的逻辑门的列数的矩阵;
J.将分好的矩阵都右乘倒数第三个作用于目标位的逻辑门的转置;
K.将右乘的结果列向量化;
L.将剩下的每一个作用于目标位的逻辑门按此方法进行操作,使矩阵化后的矩阵的行数等于前面所有作用于目标位的逻辑门的列数的连乘,使分好的矩阵行数与原来相同列数等于进行操作的作用于目标位的逻辑门的列数。
将控制门中所有控制位的量子元的值置为一,将控制门中所有目标位的量子元的值置为零或一,将输出量子态中值发生变动的位作为量子控制门的目标量子元的位置。
设量子线路中有n个量子元,控制门中有k个目标量子元,n-k个控制量子元,k个目标量子元分别为i1;i2;:::;ik,则量子控制门的目标量子元的位置为2ik2n_ik;(2ik-1)2n -ik
将量子控制门的输入量子态的列向量表示中的目标量子元的位置上的元素提出组成新的列向量y,设R1;R2;:::;Rk为作用于目标位的逻辑门U1;U2;:::Uk的维数,利用上述的第1-10步的方法计算以y作为输入量子态,U1;U2;:::Uk作为对应逻辑门的量子线路的输出量子态。将输出量子态代回目标量子元的位置,得到量子控制门的总的输出量子态。
附图说明
图1为Hadmard门,输入量子态x为x=[1;0;0;0;0;0;0;0]T(T为矩阵的转置)
图2为C-NOT门,输入量子态x为x=[0;0;1;0]T(T为矩阵的转置)
具体实施方式
例一,说明如何利用克洛列克积的高效计算仿真量子线路。对于图一的量子线路,量子计算方面的专业人员可知图中H为Hadmard门,输入量子态x为x=[1;0;0;0;0;0;0;0]T(T为矩阵的转置),做输入量子态x的2行矩阵化,其结果X3为
做
将
的结果列向量化。将结果记为x3。做量子态x3的2行矩阵化。将结果记为X2。
将X2分割为2个小的矩阵,分别记为X1 1;X2 1。
将X1 1右乘HT,X2 1右乘HT。将X1 1与X2 1列向量化,得x2。x2=[0:5;0:5;0:5;0:5;0;0;0;0]T。
做量子态x2的4行矩阵化。将结果记为X1。
将X1右乘HT的结果向量化,最终结果为[8-0:5;8-0:5;8-0:5;8-0:5;8-0:5;8-0:5;8-0:5;8-0:5]T。例二,说明对量子控制门进行仿真的方法。对于图2的量子线路,量子计算方面的专业人员可知图中为C-NOT门,输入量子态x为x=[0;0;1;0]T(T为矩阵的转置),量子控制门的目标量子元的位置为3与4,将目标量子元的位置3与4中元素提出形成列向量[1;0]T,将NOT门作用于[1;0]T,得结果为[0;1]T,将结果带回原位置的总的结果为[0;0;0;1]T。
Claims (5)
1.一种利用了克洛列克积的一种高效的计算方式对大规模量子线路进行高效仿真的方法,该方法包括:
A.输入量子态的表示列向量根据最后一个逻辑门的列数进行矩阵化,使矩阵化后的矩阵的行数等于最后一个逻辑门的列数;
B.矩阵化后的矩阵左乘最后一个逻辑门;
C.将左乘的结果列向量化;
D.将列向量化的结果根据最后一个逻辑门的列数进行矩阵化,使矩阵化后的矩阵的行数等于最后一个逻辑门的列数;
E.将矩阵化后的矩阵分为行数与原来相同列数等于倒数第二个逻辑门的列数的矩阵,将分好的矩阵都右乘倒数第二个逻辑门的转置;
F.将右乘的结果列向量化;
G.将列向量化的结果根据最后一个逻辑门的列数乘以倒数第二个逻辑门的列数的结果进行矩阵化,使矩阵化后的矩阵的行数等于最后一个逻辑门的列数乘以倒数第二个逻辑门的列数;
H.将矩阵化后的矩阵分为行数与原来相同列数等于倒数第三个逻辑门的列数的矩阵,将分好的矩阵都右乘倒数第三个逻辑门的转置;
I.将右乘的结果列向量化;
J.将剩下的每一个逻辑门按G,H,I的方法进行操作,使矩阵化后的矩阵的行数等于前面所有逻辑门的列数的连乘,使分好的矩阵行数与原来相同列数等于进行操作的逻辑门的列数。
2.按照权利要求1的方法,还包括当一个量子元不被逻辑门作用时,将该量子元作为被单位矩阵所代表的逻辑门作用。
3.按照权利要求2的方法,还包括当一个量子元被单位矩阵作用时,将该单位矩阵的列数作为当前逻辑门的列数,将下一个逻辑门作用于量子态。
4.一种对量子控制门进行仿真的方法,该方法包括:
将控制门中所有控制位的量子元的值置为一,将控制门中所有目标位的量子元的值置为零或一,将输出量子态中值发生变动的位作为量子控制门的目标量子元的位置;
将控制门中所有目标量子元的位置的值按照目标位的先后顺序提出,将作用于目标位的逻辑门作用于提出的目标量子元的值。
5.按照权利要求4的方法,还包括:
A.将提出的目标量子元的表示列向量根据最后一个作用于目标位的逻辑门的列数进行矩阵化,使矩阵化后的矩阵的行数等于最后一个作用于目标位的逻辑门的列数;
B.将矩阵化后的矩阵左乘最后一个作用于目标位的逻辑门;
C.将左乘的结果列向量化;
D.将列向量化的结果根据最后一个作用于目标位的逻辑门的列数进行矩阵化,使矩阵化后的矩阵的行数等于最后一个作用于目标位的逻辑门的列数;
E.将矩阵化后的矩阵分为行数与原来相同列数等于倒数第二个作用于目标位的逻辑门的列数的矩阵;
F.将分好的矩阵都右乘倒数第二个作用于目标位的逻辑门的转置;
G.将右乘的结果列向量化;
H.将列向量化的结果根据最后一个作用于目标位的逻辑门的列数乘以倒数第二个作用于目标位的逻辑门的列数的结果进行矩阵化,使矩阵化后的矩阵的行数等于最后一个作用于目标位的逻辑门的列数乘以倒数第二个作用于目标位的逻辑门的列数;
I.将矩阵化后的矩阵分为行数与原来相同列数等于倒数第三个作用于目标位的逻辑门的列数的矩阵;
J.将分好的矩阵都右乘倒数第三个作用于目标位的逻辑门的转置;
K.将右乘的结果列向量化;
L.将剩下的每一个作用于目标位的逻辑门按此方法进行操作,使矩阵化后的矩阵的行数等于前面所有作用于目标位的逻辑门的列数的连乘,使分好的矩阵行数与原来相同列数等于进行操作的作用于目标位的逻辑门的列数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510030924 CN1959708A (zh) | 2005-11-01 | 2005-11-01 | 高效量子线路仿真方法与系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510030924 CN1959708A (zh) | 2005-11-01 | 2005-11-01 | 高效量子线路仿真方法与系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1959708A true CN1959708A (zh) | 2007-05-09 |
Family
ID=38071394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510030924 Pending CN1959708A (zh) | 2005-11-01 | 2005-11-01 | 高效量子线路仿真方法与系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1959708A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101375302B (zh) * | 2006-01-27 | 2012-03-28 | D-波系统公司 | 绝热量子计算的方法 |
CN108154240A (zh) * | 2017-12-29 | 2018-06-12 | 合肥本源量子计算科技有限责任公司 | 一种低复杂度的量子线路模拟系统 |
WO2019058161A1 (en) * | 2017-09-22 | 2019-03-28 | International Business Machines Corporation | SIMULATION OF QUANTUM CIRCUITS |
CN109683086A (zh) * | 2019-01-30 | 2019-04-26 | 合肥本源量子计算科技有限责任公司 | 一种量子比特控制信号生成方法 |
US11222280B2 (en) | 2019-01-30 | 2022-01-11 | Origin Quantum Computing Company, Limited, Hefei | Method and system for generating quantum bit control signal |
-
2005
- 2005-11-01 CN CN 200510030924 patent/CN1959708A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101375302B (zh) * | 2006-01-27 | 2012-03-28 | D-波系统公司 | 绝热量子计算的方法 |
WO2019058161A1 (en) * | 2017-09-22 | 2019-03-28 | International Business Machines Corporation | SIMULATION OF QUANTUM CIRCUITS |
CN111052122A (zh) * | 2017-09-22 | 2020-04-21 | 国际商业机器公司 | 模拟量子电路 |
GB2579008A (en) * | 2017-09-22 | 2020-06-03 | Ibm | Simulating quantum circuits |
US11250190B2 (en) | 2017-09-22 | 2022-02-15 | International Business Machines Corporation | Simulating quantum circuits |
CN111052122B (zh) * | 2017-09-22 | 2023-06-23 | 国际商业机器公司 | 模拟量子电路 |
CN108154240A (zh) * | 2017-12-29 | 2018-06-12 | 合肥本源量子计算科技有限责任公司 | 一种低复杂度的量子线路模拟系统 |
CN108154240B (zh) * | 2017-12-29 | 2020-07-07 | 合肥本源量子计算科技有限责任公司 | 一种低复杂度的量子线路模拟系统 |
CN109683086A (zh) * | 2019-01-30 | 2019-04-26 | 合肥本源量子计算科技有限责任公司 | 一种量子比特控制信号生成方法 |
US11222280B2 (en) | 2019-01-30 | 2022-01-11 | Origin Quantum Computing Company, Limited, Hefei | Method and system for generating quantum bit control signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1215862A (zh) | 计算方法和计算装置 | |
CN1959708A (zh) | 高效量子线路仿真方法与系统 | |
CN100346336C (zh) | 使用主要因素算法的最佳离散傅利叶转换方法及装置 | |
CN1230735C (zh) | 在一个周期内处理乘累加运算 | |
EP2017743A3 (en) | High speed and efficient matrix multiplication hardware module | |
CN1735881A (zh) | 用于执行计算操作的方法和系统以及一种设备 | |
CN1992517A (zh) | 一种可编程内插滤波器装置及其实现方法 | |
CN1901602A (zh) | 用于图像放大处理过程中的快速双线性插值方法 | |
CN1366739A (zh) | 被快速(Turbo)编码了的代码序列的译码方法及译码装置 | |
CN101938325B (zh) | 有限长度循环缓存速率匹配的解速率匹配方法和装置 | |
CN112464296A (zh) | 一种用于同态加密技术的大整数乘法器硬件电路 | |
CN111381968A (zh) | 一种高效运行深度学习任务的卷积运算优化方法及系统 | |
JPH0520030A (ja) | 跳躍配列と修正形ワラストリーとを使用する並列乗算器 | |
CN101034951A (zh) | 一种Turbo码内交织器的实现方法 | |
CN1650254A (zh) | 计算模数乘法之结果的装置及方法 | |
CN1811698A (zh) | 大数模幂系统的硬件高基实现方法 | |
Czajkowski et al. | Functionally linear decomposition and synthesis of logic circuits for FPGAs | |
CN1265281C (zh) | 浮点数的对数运算方法和装置 | |
Liu et al. | A high speed VLSI implementation of 256-bit scalar point multiplier for ECC over GF (p) | |
CN101031910A (zh) | 用于实现可变大小的快速正交变换的方法和装置 | |
CN1852277A (zh) | 在公共分配方式下信道估计的归一化方法及装置 | |
CN1975661A (zh) | 一种集成电路中的数据运算方法及装置 | |
Boddireddy et al. | Design and implementation of area and delay optimized carry tree adders using FPGA | |
CN1203614C (zh) | 用素数因子算法的快速离散傅立叶变换和反变换集成电路 | |
Gao et al. | Optimized realization of large-size two’s complement multipliers on FPGAs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C57 | Notification of unclear or unknown address | ||
DD01 | Delivery of document by public notice |
Addressee: Shen Wei Document name: Notification before expiration of term |
|
C57 | Notification of unclear or unknown address | ||
DD01 | Delivery of document by public notice |
Addressee: Shen Shihao Document name: Notification that Application Deemed to be Withdrawn |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |