CN1959663A - 数据处理系统 - Google Patents

Abstract

一种数据处理系统，包括：处理单元，耦接至系统总线；存取控制器，耦接至系统总线；主机控制器，包括外围组件互连(PCI)从属总线接口与中央处理单元同步存取(CCA)主控总线接口；第一转换模块，与系统总线及PCI总线耦接，以使主机控制器通过第一转换模块读取处理单元内的数据或将数据写入处理单元；以及第二转换模块，耦接于系统总线与CCA总线之间，以使主机控制器通过第二转换模块读取存取控制器中的数据或将数据写入存取控制器。

Description

数据处理系统

技术领域

本发明涉及一种数据处理系统，尤其涉及一种可以结合X86平台与精简指令集计算机(RISC)平台中组件的数据处理系统。

背景技术

计算器系统平台按架构划分可分为精简指令集计算机(Reduce InstructionSet Computer，RISC)平台和X86平台，其中精简指令集计算机平台主要用在移动通信、PDA、多媒体技术和嵌入式系统的主导CPU等领域。X86平台则主要针对个人计算机、网络终端、机顶盒、自动贩卖机等注重X86软件兼容性的领域。

与RISC相比较，X86平台及其相关外围应用与开发更为完整。举例来说，连接相关外围装置的南桥控制器(South Bridge Controller)已经是发展非常成熟的控制组件。一般来说，南桥控制器中可以设置总线(Bus)来提供不同单元之间的通信之用。例如，南桥控制器可以使用外围组件互连(PCI)总线作为组态设定(Configuration)的接口，且使用中央处理单元同步存取(CCA)总线作为主要的数据传输接口。

然而，许多消费性电子装置的核心通常采用精简指令集计算机(RISC)平台上的架构。基本上，RISC平台与X86平台有非常大的差异点。举例来说，由于操作频率上的差异，使得RISC平台与X86平台彼此不兼容。因此，在设计RISC平台的系统单晶片时，通常必须基于整个系统进行考虑，需要重新对相关控制器进行设计，而无法直接利用X86平台上已经开发成熟的组件。

此外，由于不同消费性电子装置的操作频率可能都存在差异，或因为市场考虑而必须有所调整，因此，每当操作频率改变时，消费性电子装置的设计都必须重新修改，这导致新产品投入市场的时间推后以及研发成本的增加。

发明内容

本发明的目的在于提供一种可以结合X86平台与精简指令集计算机(RISC)平台中组件的数据处理系统。

本发明提供一种数据处理系统，包括：处理单元，耦接至系统总线；存取控制器，耦接至系统总线；主机控制器，包括外围组件互连(PCI)从属总线接口与中央处理单元同步存取(CCA)主控总线接口；第一转换模块，与系统总线及PCI总线耦接，以使主机控制器通过第一转换模块读取处理单元内的数据或将数据写入处理单元；以及第二转换模块，耦接于系统总线与CCA总线之间，以使主机控制器通过第二转换模块读取存取控制器中的数据或将数据写入存取控制器。

通过设置第一、第二转换模块，RISC平台的处理单元可以对外部的装置进行访问，同时外部的装置也可以对RISC平台的存取控制器及处理单元资源进行访问。

附图说明

通过下面结合示例性地示出例子的附图进行的描述，本发明的上述和其它目的和特点将会变得更加清楚，其中：

图1是依据本发明的实施例的数据处理系统的框图。

图2是图1所示数据处理系统的第一转换模块的框图。

图3是图1所示数据处理系统的第二转换模块的框图。

具体实施方式

在本发明中，数据处理系统可以适用于精简指令集计算机(ReduceInstruction Set Computer，RISC)平台。X86平台上的组件可以直接使用于本发明的数据处理系统。

图1显示依据本发明的实施例的数据处理系统。

数据处理系统包括连接单元1000、处理单元1410、存取控制器1420、以及主机控制器1600。连接单元1000包括第一转换模块1100与第二转换模块1200。第一转换模块1100包括高级高性能总线(AHB)从属(Slave)接口1110、第一缓冲区1120、与PCI主控总线接口1130。第二转换模块1200包括AHB主控(Master)接口1210、第二缓冲区1220、与CCA从属总线接口1230。

处理单元1410可以是RISC平台上的中央处理单元。存取控制器1420可以是内存控制器，用以控制内存的存取。处理单元1410与存取控制器1420分别通过总线1310与1320耦接至连接单元1000的AHB从属接口1110与AHB主控接口1210。在本实施例中，总线1310与1320可以是ARM兼容的总线，如高级高性能总线(AHB)，但不限定于此。注意，在高级高性能总线(AHB)系统中，每一主机可以是主控端或是从属端。高级高性能总线系统的定义与主控端及从属端的操作为本领域普通知识者所熟知，其相关细节在此省略。

主机控制器1600可以是X86平台上的组件，如南桥控制器，用以连接与控制至少装置1700。主机控制器1600至少包括PCI从属总线接口1610与CCA主控总线接口1620。在此实施例中，PCI从属总线接口1610可以用做组态设定所需的传输接口，而CCA主控总线接口1620可以用做主要的数据传输接口。主机控制器1600可以通过PCI从属总线接口1610及总线1510与连接单元1000的PCI主控总线接口1130进行耦接。另外，主机控制器1600可以通过CCA主控总线接口1620及总线1520与连接单元1000的CCA从属总线接口1230进行耦接。其中，总线1510与总线1520分别为PCI与CCA总线。

在进行数据传输时，AHB从属接口1110将由处理单元1410得到的数据写入第一缓冲区1120，以提供主机控制器1600通过PCI从属总线接口1610、PCI总线1510与PCI主控总线接口1130由第一缓冲区1120读取数据。PCI主控总线接口1130将由主机控制器1600得到的数据写入第一缓冲区1120，以提供处理单元1410通过总线1310与AHB从属接口1110由第一缓冲区1120读取数据。此外，AHB主控接口1210将由存取控制器1420得到的数据写入第二缓冲区1220，以提供主机控制器1600通过CCA主控总线接口1620、CCA总线1520与CCA从属总线接口1230由第二缓冲区1220读取数据。CCA从属总线接口1230将由主机控制器1600得到的数据写入第二缓冲区1220，以提供存取控制器1420通过总线1320与AHB主控接口1210由第二缓冲区1220读取数据。

图2显示依据本发明实施例的第一转换模块1100。如图2所示，第一转换模块1100包括AHB从属接口1110、PCI主控总线接口1130、第一缓冲缓存器1121、第二缓冲缓存器1122、组态空间1123、错误模块1141与中断模块1142。其中，第一缓冲缓存器1121与第二缓冲缓存器1122是先进先出(FIFO)队列。第一缓冲缓存器1121与第二缓冲缓存器1122分别存储AHB从属接口1110由处理单元1410得到的数据与PCI主控总线接口1130由主机控制器1600得到的数据。在此实施例中，第一缓冲缓存器1121与第二缓冲缓存器1122的深度为1。

AHB从属接口1110可以接受相应落于实际的映射区域中之一者的存取，且依据所述映射的组态进行响应。注意，映射组态可以通过软件编程(SoftwareProgrammed)来执行地址转换(Address Translation)。AHB从属接口1110可以将读取与写入请求处理为延迟的作业。PCI主控总线接口1130支持延迟读取及写入作业。处理单元1410可以通过AHB从属接口1110对于组态空间1123进行存取，以进行连接单元1000的控制操作。其中，控制操作包括映射控制、地址转换、中断控制、状态报告、或错误报告。错误模块1141与中断模块1142可以由PCI总线1510接收相关信息，以得知是否发生错误或中断，并将结果输出至组态空间1123。

图3显示依据本发明实施例的第二转换模块。如图3所示，第二转换模块1200包括AHB主控接口1210、CCA从属总线接口1230、请求队列1221、第三缓冲缓存器1222与第四缓冲缓存器1223。其中，请求队列1221、第三缓冲缓存器1222与第四缓冲缓存器1223为先进先出(FIFO)队列。请求队列1221存储CCA从属总线接口1230发给AHB主控接口1210的写入与读取请求。第三缓冲缓存器1222与第四缓冲缓存器1224分别存储CCA从属总线接口1230由主机控制器1600得到的数据与AHB主控接口1210由存取控制器1420得到的数据。

注意，由于通过主机控制器1600连接的装置1700可以支持不同的规格，如USB 1.1与USB 2.0，因而当多个装置1700同时连接至主机控制器1600时，CCA从属总线接口1230中提供判定器1231，用以决定执行某一装置的请求。例如，USB 2.0的装置比USB 1.1的装置具有较高的优先权。

当连接至主机控制器1600的装置1700请求写入数据至总线1320时，CCA从属总线接口1230将写入请求写入请求队列1221中，并通过CCA总线1520读取请求写入的数据，并将数据写入第三缓冲缓存器1222。当AHB主控接口1210由请求队列1221读取出写入请求时，AHB主控接口1210由第三缓冲缓存器1222读取数据，并通过总线1320将数据传送给存取控制器1420，以将数据写入内存。当装置1700请求读取数据时，CCA从属总线接口1230将读取请求写入请求队列1221中，接着，AHB主控接口1210由请求队列1221读取出读取请求并通过总线1320由存取控制器1420接收数据，并将数据写入第四缓冲缓存器1223。随后，第二从属总线接口1230由第四缓冲缓存器1223读取数据，并将数据通过总线1520传送给装置1700。

因此，本发明的数据处理系统可以通过设计异步的先进先出缓冲区来同时结合X86与RISC平台的组件，使得在不同操作频率下的组件可以顺利集成与通信。由以上描述可知，通过本发明的连接单元1000，RISC平台的处理单元1410可以对外部的装置1700进行访问，同时外部的装置1700也可以对RISC平台的存取控制器1420及处理单元141资源进行访问。

本发明的方法，或特定形式或其部份，可以以程序代码的形式包含于实体介质，如软盘、光盘、硬盘、或是任何其它机器可读取(如计算机可读取)存储介质，其中，当程序代码被机器，如计算机加载且执行时，此机器变成用以参与本发明的装置。本发明的方法与装置也可以以程序代码的形式通过一些传送介质，如电线或电缆、光纤、或是任何传输形式进行传送，其中，当程序代码被机器，如计算机接收、加载且执行时，此机器变成用以参与本发明的装置。当在通用处理器中实现时，程序代码结合处理器提供操作类似于专用逻辑电路的独特装置。

本发明虽以优选实施例披露如上，然其并非用以限定本发明的范围，本领域的技术人员在不脱离本发明的精神和范围的前提下，可做各种的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (10)

1.一种数据处理系统，包括：

处理单元，耦接至系统总线；

存取控制器，耦接至所述系统总线；

主机控制器，包括外围组件互连总线与中央处理单元同步存取总线；

第一转换模块，与系统总线及外围组件互连总线耦接，以使所述主机控制器通过第一转换模块读取处理单元内的数据或将数据写入处理单元；以及

第二转换模块，耦接于系统总线与中央处理单元同步存取总线之间，以使所述主机控制器通过第二转换模块读取存取控制器中的数据或将数据写入存取控制器。

2.如权利要求1所述的数据处理系统，其中所述第一转换模块包括：

从属接口，耦接至系统总线；以及

外围组件互连主控总线接口，耦接至外围组件互连总线；

第一缓冲区，耦接于从属接口与外围组件互连主控总线接口之间，用以暂存外围组件互连总线将要传送至从属接口的数据及将要传送至外围组件互连总线的数据。

3.如权利要求2所述的数据处理系统，其中所述第一缓冲区包括第一缓冲缓存器与第二缓冲缓存器，第一缓冲缓存器用以存储从属接口由处理单元得到的数据，第二缓冲缓存器存储外围组件互连总线接口由主机控制器得到的数据。

4.如权利要求2所述的数据处理系统，其中所述第一转换模块还包括组态空间，所述处理单元通过从属接口对组态空间进行存取，以进行第一转换模块的控制操作。

5.如权利要求1所述的数据处理系统，其中所述第二转换模块包括：

主控接口，耦接至系统总线；

中央处理单元同步存取从属总线接口，耦接至中央处理单元同步存取总线；以及

第二缓冲区，耦接于主控接口与中央处理单元同步存取从属总线接口之间，用以暂存中央处理单元同步存取总线将要传送至主控接口的数据及将要传送至中央处理单元同步存取总线的数据。

6.如权利要求5所述的数据处理系统，其中所述第二缓冲区还包括第三缓冲缓存器与第四缓冲缓存器，第三缓冲缓存器用以存储中央处理单元同步存取从属总线接口由主机控制器得到的数据，第四缓冲缓存器用以存储主控接口由存取控制器得到的数据。

7.如权利要求6所述的数据处理系统，其中所述第二转换模块还包括请求队列，所述主控接口由请求队列读取特定请求，并依据该特定请求对第三缓冲缓存器或第四缓冲缓存器进行存取。

8.如权利要求7所述的数据处理系统，其中当所述特定请求包括读取请求时，所述主控接口通过系统总线由存取控制器接收数据，并将数据写入第四缓冲缓存器。

9.如权利要求7所述的数据处理系统，其中当所述特定请求包括写入请求时，所述主控接口由所述第三缓冲缓存器读取数据，并通过系统总线将所述数据传送给存取控制器。

10.如权利要求5所述的数据处理系统，其中所述中央处理单元同步存取总线接口还包括判定器，用以决定写入请求与读取请求的优先次序。

Images